发明申请
- 专利标题： Layout-Versus-Schematic Analysis For Symmetric Circuits
- 专利标题（中）： 对称电路的布局与原理图分析
-
申请号： US12248032申请日： 2008-10-08
-
公开(公告)号： US20090235213A1公开(公告)日： 2009-09-17
- 发明人: Xin Hao , Fedor G. Pikus , Thomas L. Quarles
- 申请人： Xin Hao , Fedor G. Pikus , Thomas L. Quarles
- 主分类号： G06F17/50
- IPC分类号： G06F17/50
摘要：
Techniques for reducing the complexity of Electronic Design Automation Layout-Versus-Schematic algorithms to approximately O(n) for graphs without type-3 symmetries.
信息查询
