发明授权
- 专利标题： Digital adder circuit
- 专利标题（中）： 数字加法器电路
-
申请号： US783287申请日： 1997-01-10
-
公开(公告)号： US5951630A公开(公告)日： 1999-09-14
- 发明人: Jianwei Liu
- 申请人： Jianwei Liu
- 申请人地址： GBX Cambridge
- 专利权人： ARM Limited
- 当前专利权人： ARM Limited
- 当前专利权人地址： GBX Cambridge
- 优先权： GBX9620526 19961002
- 主分类号： G06F7/50
- IPC分类号： G06F7/50 ; G06F7/506 ; G06F7/507
摘要：
A binary adder circuit includes carry evaluation circuits that encode a carry production control signal using two signal values (V, W) such that V=W=0 indicates a carry kill, V=W=1 indicates a carry generate and V.noteq.W indicates a carry propagate. The carry evaluation circuit may be implemented in static or dynamic CMOS logic.
公开/授权文献
- US5187689A Device for selectively detecting a moving object 公开/授权日：1993-02-16
信息查询
