利索-全球专利检索

  1. 登录
  2. 注册
发明授权
US06490658B1 Data prefetch technique using prefetch cache, micro-TLB, and history file 失效
使用预取缓存，微型TLB和历史文件的数据预取技术

  • 专利标题： Data prefetch technique using prefetch cache, micro-TLB, and history file
  • 专利标题（中）： 使用预取缓存，微型TLB和历史文件的数据预取技术
  • 申请号： US08881013
    申请日： 1997-06-23
  • 公开(公告)号： US06490658B1
    公开(公告)日： 2002-12-03
  • 发明人: Sultan Ahmed , Joseph Chamdani
  • 申请人： Sultan Ahmed , Joseph Chamdani
  • 主分类号： G06F1206
  • IPC分类号： G06F1206
Data prefetch technique using prefetch cache, micro-TLB, and history file
摘要：
A memory cache method and apparatus with two memory execution pipelines, each having a translation lookaside buffer (TLB). Memory instructions are executed in the first pipeline (324) by searching a data cache (310) and a prefetch cache (320). A large data TLB (330) provides memory for storing address translations for the first pipeline (324) A second pipeline (328) executes memory instructions by accessing the prefetch cache (320). A second micro-TLB (340) is associated with the second pipeline (328). It is loaded in anticipation of data that will be referenced by the second pipeline (328). A history file (360) is also provided to retain information on previous instructions to aid in deciding when to prefetch data. Prefetch logic (370) determines when to prefetch data, and steering logic (380) routes certain instructions to the second pipeline (328) to increase system performance.
摘要（中）：

具有两个存储器执行管线的存储器高速缓存方法和装置，每个具有转换后备缓冲器（TLB）。 通过搜索数据高速缓存（310）和预取高速缓存（320），在第一流水线（324）中执行存储器指令。 大数据TLB（330）提供用于存储第一流水线（324）的地址转换的存储器。第二流水线（328）通过访问预取高速缓存（320）来执行存储器指令。 第二微型TLB（340）与第二管线（328）相关联。 预期将由第二管道（328）引用的数据加载。 还提供历史文件（360）以保留关于先前指令的信息，以帮助决定何时预取数据。 预取逻辑（370）确定何时预取数据，并且转向逻辑（380）将某些指令路由到第二管线（328）以增加系统性能。

信息查询
Espacenet
0/0