发明授权
US07895502B2 Error control coding methods for memories with subline accesses
失效
具有子线路访问的存储器的错误控制编码方法
- 专利标题： Error control coding methods for memories with subline accesses
- 专利标题（中）： 具有子线路访问的存储器的错误控制编码方法
-
申请号： US11619929申请日： 2007-01-04
-
公开(公告)号： US07895502B2公开(公告)日： 2011-02-22
- 发明人: Junsheng Han , Luis A. Lastras-Montano , Michael R. Trombley
- 申请人： Junsheng Han , Luis A. Lastras-Montano , Michael R. Trombley
- 申请人地址： US NY Armonk
- 专利权人： International Business Machines Corporation
- 当前专利权人： International Business Machines Corporation
- 当前专利权人地址： US NY Armonk
- 代理机构： Whitham, Curtis, Christofferson & Cook, P.C.
- 代理商 Stephen C. Kaufman
- 主分类号： G11C29/00
- IPC分类号： G11C29/00
摘要：
A two-level error control protocol detects errors on the subline level and corrects errors using the codeword for the entire line. This enables a system to read small pieces of coded data and check for errors before accepting them, and in case errors are detected, the whole codeword is read for error correction.
公开/授权文献
信息查询
