发明授权
- 专利标题： Pattern verification method, program thereof, and manufacturing method of semiconductor device
- 专利标题（中）： 模式验证方法，程序以及半导体器件的制造方法
-
申请号： US13067567申请日： 2011-06-09
-
公开(公告)号： US08127265B2公开(公告)日： 2012-02-28
- 发明人: Ryuji Ogawa , Koji Hashimoto
- 申请人： Ryuji Ogawa , Koji Hashimoto
- 申请人地址： JP Tokyo
- 专利权人： Kabushiki Kaisha Toshiba
- 当前专利权人： Kabushiki Kaisha Toshiba
- 当前专利权人地址： JP Tokyo
- 代理机构： Finnegan, Henderson, Farabow, Garrett & Dunner, L.L.P.
- 优先权： JP2005-244448 20050825
- 主分类号： G06F17/50
- IPC分类号： G06F17/50
摘要：
A verification method of an integrated circuit pattern includes extracting a pattern which is not greater than a preset pattern size, extracting a pattern edge as a target of lithography simulation from the extracted pattern, and performing the lithography simulation on the extracted pattern edge to verify the integrated circuit pattern.
公开/授权文献
信息查询
