发明授权
- 专利标题： Configuration for power reduction in DRAM
- 专利标题（中）： DRAM中功耗降低配置
-
申请号： US14327127申请日： 2014-07-09
-
公开(公告)号： US09361970B2公开(公告)日： 2016-06-07
- 发明人: Andre Schaefer , John B. Halbert
- 申请人： INTEL CORPORATION
- 申请人地址： US CA Santa Clara
- 专利权人： Intel Corporation
- 当前专利权人： Intel Corporation
- 当前专利权人地址： US CA Santa Clara
- 代理机构： Schwabe, Williamson & Wyatt, P.C.
- 主分类号： G11C8/00
- IPC分类号： G11C8/00 ; G11C11/4074 ; G11C8/14 ; G11C11/408 ; G11C8/08 ; G11C11/404 ; G06F1/32
摘要：
Disclosed embodiments may include an apparatus having a segment wordline enable coupled to logic to selectively disable ones of a number of segment wordline drivers. The logic may partition a page of the apparatus to reduce power consumed through activation of the disabled ones of the number of segment wordlines. Other embodiments may be disclosed.
公开/授权文献
- US20140325136A1 CONFIGURATION FOR POWER REDUCTION IN DRAM 公开/授权日：2014-10-30
信息查询
