本発明に係る不揮発性ラッチ回路１０は、第１の電極１ａ、第２の電極１ｂ、及びこれら電極間に介在する強誘電体膜１ｃを有する強誘電体キャパシタ１と、第１の電極１ａに接続されるリセット端子Ｔreと、強誘電体キャパシタ１の第２の電極１ｂに接続されるＣＭＯＳインバータ素子２と、第２の電極１ｂに電圧を印加する電圧切り換え用端子Ｔplと、第２の電極１ｂと第２の入力端子Ｔplとの間に接続され、第２の電極１ｂに印加される電圧を切り換えるスイッチング素子５と、このスイッチング素子５にオン・オフを切り換えるための電圧を印加するセット端子Ｔseとを備えており、強誘電体膜１ｃに残留する分極によって第２の電極１ｂに生じる電圧が、ＣＭＯＳインバータ素子２のＮＭＩＳＦＥＴ４のしきい値電圧Ｖtnよりも高くなるように構成されている。