電子回路は実装基板に第１の半導体装置（４）と第２の半導体装置（３）を有する。実装基板は前記第１の半導体装置の複数ビットの外部端子と前記第２の半導体装置の複数ビットの外部端子にビット対応で共通接続される複数の実装基板配線（２０１～２０４）を有する。実装基板配線は、前記第１の半導体装置の外部端子から前記第２の半導体装置の外部端子までの長さがビット毎に不等長であり、前記第２の半導体装置の外部端子から半導体チップの接続電極に至る組立て用配線（３６１～３６４）の長さがビット毎に不等長であり、このとき、前記実装基板配線の不等長は前記組立て用配線の不等長を相殺する関係を有する。これにより、第２の半導体装置の外部端子とその半導体チップの接続電極との間を等長にすることを要しない。