レベルシフト回路２において、電圧ＢＯＯＴが供給される高電圧側電源ラインとＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２から成るインバータ回路の入力端ｎとの間に、ゲートとソースが短絡されたＮＭＯＳトランジスタＱ５を設け、電圧ＳＷが供給される低電圧側電源ラインとＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２から成るインバータ回路の入力端ｎとの間に、ゲートとソースが短絡されたＮＭＯＳトランジスタＱ６を設け、ＮＭＯＳトランジスタＱ５及びＱ６のボディダイオードによって入力端ｎの電圧波形のなまりを抑える。これにより、レベルシフト回路の誤動作を抑制することができる。