ランダムパターン生成回路（１０２）と、第１の動作条件による第１のテスト及び第２の動作条件による第２のテストが実行される被テスト回路（１０３）と、前記第１のテストの結果を保持する第１レジスタ（１０５）と、前記第２のテストの結果を保持する第２レジスタ（１０６）と、第１レジスタ（１０５）の値と第２レジスタ（１０６）の値との比較を行う比較回路（１０７）と、比較回路（１０７）による比較結果に基づいて被テスト回路（１０３）のパス／フェイルの判定を行うテスト結果判定回路（１０８）とを有し、前記第１の動作条件は、パスが保証されている緩い動作条件であり、前記第２の動作条件は、前記第１の動作条件よりも厳しい動作条件とすることにより、ランダムロジックを含む半導体装置において、テスト装置から期待値を入力することなく、半導体装置内のＢＩＳＴにより自己的なテストを行うことが可能となる。