重み付け係数群（２０２ａ）を２のｋ２０１乗倍してから整数化したｋ２０１乗倍重み付け係数群（２０２ｂ）によって、入力に対し重み付けを行うｋ２０１乗重み付け乗算回路（２０２）と、ｋ２０１乗重み付け乗算回路（２０２）の乗算結果に対し、ｋ２０２ビットシフトによってビットシフト乗算処理を行うｋ２０２ビットシフト乗算回路（２０６）と、ｋ２０２ビットシフト乗算回路（２０６）の乗算結果に対し、補正処理値の加算処理を行う補正処理回路（２０７）と、補正処理回路（２０７）の演算結果に対し、四捨五入処理を行う四捨五入処理回路（２０４）と、四捨五入処理回路（２０４）の演算結果に対し、ｎビットシフト（ｎ＝ｋ２０１＋ｋ２０２とする）によってビットシフト除算処理を行うｎビットシフト除算回路（２０５）とを備えるようにし、演算量を削減し回路規模を削減するとともに、演算精度向上を図ることができる行列演算装置を提供する。