本発明に係る半導体装置１００は、バックゲート領域ａと、ソース領域及びドレイン領域の一方となる第１領域ｂと、ソース領域及びドレイン領域の他方となる第２領域ｃと、を備えるＭＯＳトランジスタ１０を有する半導体装置において、第１領域ｂに接続され、半導体装置１００の外部から入力電圧が印加される入力端子２０と、第２領域ｃに接続されるとともに、半導体装置１００の外部へ出力電圧を出力する出力端子３０と、入力電圧もしくは出力電圧のいずれかの電圧をバックゲート領域ａに印加するバックゲート制御回路４０とを有して成る。このような構成とすることにより、出力ＭＯＳトランジスタを有する半導体装置において、入出力端子間に逆バイアスが印加されても、両端子間を絶縁すると同時に、基板バイアス効果によるドレイン電流の低下を抑制することが可能となる。