複数のメモリアドレスに格納されている所定のビットデータを、メモリ装置からのデータ出力として読み出すことでメモリの削減と処理の負担を軽減することができるメモリ装置およびメモリ応用装置を提供することを目的とする。 　本発明のメモリ装置は、バッファ回路（２０ 0 ，・・・，２ｎ－１ n-1 ）が出力するメモリセル（０ 00 ，・・・，ｎ－１ m-1n-1 ）のデータを、各メモリセルアレイ（１ 0 ）ないし（１ n-1 ）から１ビットずつ、または１つのメモリセルアレイからｎビットのいずれかを選択出力できるマルチプレクサ（３０ 1 ，・・・，３ｎ－１ n-2 ）を備える。