可変抵抗素子を備えてなるメモリセルアレイに対するデータの書き換えを高速、低電力且つ確実に実行可能な半導体記憶装置を提供する。電気抵抗が第１書き換え電圧の印加で第１状態から第２状態に、第２書き換え電圧の印加で第２状態から第１状態に変化する可変抵抗素子２１の一端と、選択トランジスタ２２のソースまたはドレインを接続してなるメモリセル２０をマトリクス状に配列したメモリセルアレイ３０を有し、書き換え対象のメモリセル全数に対し、メモリセルを第１の所定数以下ずつ順次選択して、第１書き換え電圧の印加による書き換え動作を逐次実行し電気抵抗を第２状態に揃える初期化処理と、電気抵抗が第１状態となるべき一部のメモリセルに対して、メモリセルを第２の所定数以下ずつ順次選択して、第２書き換え電圧の印加による書き換え動作を逐次実行する個別書き換え処理と、を順次実行可能な書き換え手段を有する。