Invention Application
- Patent Title: 薄膜トランジスタ基板および表示デバイス
- Patent Title (English): Thin film transistor substrate and display device
- Patent Title (中): 薄膜晶体管基板和显示器件
-
Application No.: PCT/JP2009/050482Application Date: 2009-01-15
-
Publication No.: WO2009091004A1Publication Date: 2009-07-23
- Inventor: 越智 元隆 , 川上 信之 , 富久 勝文 , 後藤 裕史
- Applicant: 株式会社神戸製鋼所 , 越智 元隆 , 川上 信之 , 富久 勝文 , 後藤 裕史
- Applicant Address: 〒6518585 兵庫県神戸市中央区脇浜町二丁目10番26号 Hyogo JP
- Assignee: 株式会社神戸製鋼所,越智 元隆,川上 信之,富久 勝文,後藤 裕史
- Current Assignee: 株式会社神戸製鋼所,越智 元隆,川上 信之,富久 勝文,後藤 裕史
- Current Assignee Address: 〒6518585 兵庫県神戸市中央区脇浜町二丁目１０番２６号 Hyogo JP
- Agency: 小栗 昌平 et al.
- Priority: JP2008-007221 20080116
- Main IPC: H01L29/786
- IPC: H01L29/786 ; C22C21/00 ; G02F1/1368 ; G09F9/30 ; H01L21/336
Abstract:
本発明は、ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する。本発明は、半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＳｉ及び／又はＧｅ：０．１～１．５ 原子％、Ｎｉ及び／又はＣｏ：０．１～３．０原子％、Ｌａ及び／又はＮｄ：０．１～０．５ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している薄膜トランジスタに関する。
Information query
IPC分类:
