Invention Application
WO2012108249A1 ＳＮＲ改善回路、同期情報検出回路、通信装置、ＳＮＲ改善方法、および、同期情報検出方法
审中-公开
SNR改进电路，同步信息检测电路，通信设备，SNR改进方法和同步信息检测方法
- Patent Title: ＳＮＲ改善回路、同期情報検出回路、通信装置、ＳＮＲ改善方法、および、同期情報検出方法
- Patent Title (English): Snr improvement circuit, synchronization information detection circuit, communication device, snr improvement method, and synchronization information detection method
- Patent Title (中): SNR改进电路，同步信息检测电路，通信设备，SNR改进方法和同步信息检测方法
-
Application No.: PCT/JP2012/051237Application Date: 2012-01-20
-
Publication No.: WO2012108249A1Publication Date: 2012-08-16
- Inventor: 陳 寒達
- Applicant: 株式会社メガチップス , 陳 寒達
- Applicant Address: 〒5320003 大阪府大阪市淀川区宮原4丁目1番6号 Osaka JP
- Assignee: 株式会社メガチップス,陳 寒達
- Current Assignee: 株式会社メガチップス,陳 寒達
- Current Assignee Address: 〒5320003 大阪府大阪市淀川区宮原４丁目１番６号 Osaka JP
- Agency: 吉竹 英俊
- Priority: JP2011-026013 20110209
- Main IPC: H04J11/00
- IPC: H04J11/00 ; H04L7/00
Abstract:
例えば通信装置に適用された場合にはパケットキャッチ率を向上可能な技術を提供する。入力信号のＳＮＲを改善するＳＮＲ改善回路（４）は、上記入力信号を遅延させて１つ以上の遅延信号を生成する遅延部（５０）と、上記１つ以上の遅延信号と遅延前の上記入力信号とを加算する加算部（６０）とを含んでいる。上記入力信号は、同じ信号が所定周期で所定回数繰り返された周期信号を含んでいる。遅延部（５０）は、上記所定周期のα倍（αは自然数であり、２つ以上の遅延信号に対しては異なる値に設定される）の遅延時間で以て上記１つ以上の遅延信号を生成する。
Information query
