Invention Application
- Patent Title: 並列ビットインターリーバ
- Patent Title (English): Parallel bit interleaver
- Patent Title (中): 并行位交互
-
Application No.: PCT/JP2012/003260Application Date: 2012-05-18
-
Publication No.: WO2012157282A1Publication Date: 2012-11-22
- Inventor: ペトロフ ミハイル
- Applicant: パナソニック株式会社 , ペトロフ ミハイル
- Applicant Address: 〒5718501 大阪府門真市大字門真1006番地 Osaka JP
- Assignee: パナソニック株式会社,ペトロフ ミハイル
- Current Assignee: パナソニック株式会社,ペトロフ ミハイル
- Current Assignee Address: 〒5718501 大阪府門真市大字門真1006番地 Osaka JP
- Agency: 中島 司朗
- Priority: EP11004126.6 20110518
- Main IPC: H03M13/27
- IPC: H03M13/27 ; H03M13/19
Abstract:
ビットインターリーブ方法は、Qビットの巡回ブロックN個で構成されるQC LDPC符号語に対してビットパーミュテーション処理を施し、処理が施された符号語をM個のビットよりなり複数のコンステレーション語に分割する方法であり、符号語はN/M個のセクションに分割され、各コンステレーション語はN/M個のセクションのいずれかと関連付けられており、ビットパーミュテーション処理は、コンステレーション語が、関連付けられているセクション中のM個の異なる巡回ブロックそれぞれの1ビットからなるように行われる。
Information query
IPC分类: