第１ＳＡ（記憶領域）を提供する第１ＳＳ（ストレージシステム）と、第１ＳＡとペアを構成する第２ＳＡを提供する第２ＳＳと、第１及び第２ＳＳに接続される第１及び第２ＨＳ（ホストシステム）とを有する。第１ＨＳと第１ＳＡとを結ぶ第１パス、第１ＨＳと第２ＳＡを結ぶ第２パス、第２ＨＳと第１ＳＡとを結ぶ第３パス、及び、第２ＨＳと第２ＳＡを結ぶ第４パスがある。第１ＳＳへＷＲ（ライトリクエスト）を送信してもよい状況に復旧した後、第１パスが第２パスよりも優先度が高いときに、第１ＳＳが、受信したＷＲのライト先である第１ＳＡがＲＣ（遠隔データミラーリング処理）のターゲットであれば、ＲＣの停止通知を第２ＳＳに送信する。第２ＳＳは、第２ＳＡをライト先とするＷＲを失敗とする制御を行うように制御変更する。第２ＨＳは、第２ＳＡをライト先としたＷＲが失敗した場合に、第４パスよりも優先度が低い第３パスを使用してＷＲを送信する。