半導体メモリ装置の製造方法

Invention Application

WO2023073765A1 半導体メモリ装置の製造方法审中-公开

Please log in to see more content

Patent Title: 半導体メモリ装置の製造方法
Patent Title (English): METHOD FOR MANUFACTURING SEMICONDUCTOR MEMORY DEVICE
Application No.: PCT/JP2021/039319

Application Date: 2021-10-25
Publication No.: WO2023073765A1

Publication Date: 2023-05-04
Inventor: 白田　理一郎 SHIROTA Riichiro , 原田　望 HARADA Nozomu , 作井　康司 SAKUI Koji
Applicant: ユニサンティス　エレクトロニクス　シンガポール　プライベート　リミテッド , 白田　理一郎 , 原田　望 , 作井　康司
Applicant Address: 179098 ノースブリッジロード　１１１、ペニンシュラ　プラザ　＃２３－０５ Singapore; 300093 新竹市東区大学路１００１号　国立陽明交通大学内　第三招待所＃３３０２ Hsinchu; 〒1020083 東京都千代田区麹町１丁目３番７号　日月館麹町ビル５階　Ｓｅｍｉｃｏｎ　Ｃｏｎｓｕｌｔｉｎｇ株式会社内 Tokyo; 〒1020083 東京都千代田区麹町１丁目３番７号　日月館麹町ビル５階　Ｓｅｍｉｃｏｎ　Ｃｏｎｓｕｌｔｉｎｇ株式会社内 Tokyo
Assignee: ユニサンティス　エレクトロニクス　シンガポール　プライベート　リミテッド,白田　理一郎,原田　望,作井　康司
Current Assignee: ユニサンティス　エレクトロニクス　シンガポール　プライベート　リミテッド,白田　理一郎,原田　望,作井　康司
Current Assignee Address: 179098 ノースブリッジロード　１１１、ペニンシュラ　プラザ　＃２３－０５ Singapore; 300093 新竹市東区大学路１００１号　国立陽明交通大学内　第三招待所＃３３０２ Hsinchu; 〒1020083 東京都千代田区麹町１丁目３番７号　日月館麹町ビル５階　Ｓｅｍｉｃｏｎ　Ｃｏｎｓｕｌｔｉｎｇ株式会社内 Tokyo; 〒1020083 東京都千代田区麹町１丁目３番７号　日月館麹町ビル５階　Ｓｅｍｉｃｏｎ　Ｃｏｎｓｕｌｔｉｎｇ株式会社内 Tokyo
Agency: 田中　伸一郎
Main IPC: H01L21/8234
IPC: H01L21/8234 ; H01L27/088 ; H01L27/10 ; H01L21/8242 ; H01L27/108 ; H01L21/336 ; H01L29/78

Abstract:

Ｐ層基板１１上の第１の不純物層上に、第１の絶縁層と、第１の材料層と、第２の絶縁層と、第２の材料層と、第３の絶縁層と、第３の材料層と、を積層する工程と、Ｐ層基板１１上のこれらの層を貫通した第１の空孔を形成する工程と、第１の空孔を埋めて半導体柱２２を形成する工程と、第１の材料層、第２の材料層を除去して第２の空孔と第３の空孔を形成する工程と、第２の空孔と、第３の空孔の内部において露出している半導体柱２２の表層を酸化して第１のゲート絶縁層２５ａ、２５ｂを形成する工程と、第２の空孔と第３の空孔を埋めて第１のゲート導体層２６ａａ、第２のゲート導体層２６ｂａを形成する工程を有してダイナミックフラッシュメモリを形成する。

Abstract(English):

The present invention forms a dynamic flash memory, and has: a step for laminating a first insulating layer, a first material layer, a second insulating layer, a second material layer, a third insulating layer, and a third material layer on a first impurity layer on a P layer substrate 11; a step for forming a first hole penetrating through the stated layers on the P layer substrate 11; a step for filling the first hole and forming a semiconductor column 22; a step for removing the first and second material layers and forming second and third holes; a step for oxidizing the surface layer of the semiconductor column 22 exposed in the second and third holes and forming first gate insulating layers 25a, 25b; and a step for filling the second and third holes and forming first and second gate conductor layers 26aa, 26ba.

Information query

Global Dossier Patent Scope Espacenet

IPC分类:

H	电学
H01	基本电气元件
H01L	半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中使用的半导体器件见应用相关的小类）
H01L21/00	专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70	.由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造（由预制电组件组成的组装件的制造入H05K3/00，H05K13/00）
H01L21/77	..在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理（电可编程只读存储器或其多步骤的制造方法入H01L27/115）
H01L21/78	...把衬底连续地分成多个独立的器件（改变表面物理特性或者半导体形状的切割入H01L21/304）
H01L21/82	....制造器件，例如每一个由许多元件组成的集成电路
H01L21/822	.....衬底是采用硅工艺的半导体的（H01L21/8258优先）
H01L21/8232	......场效应工艺
H01L21/8234	.......MIS工艺