像素级空间差分获取电路、方法及图像传感器阵列

    公开(公告)号:CN116437231A

    公开(公告)日:2023-07-14

    申请号:CN202310296074.3

    申请日:2023-03-23

    申请人: 北京大学

    IPC分类号: H04N25/78 H04N25/76

    摘要: 本申请公开了一种像素级空间差分获取电路、方法及图像传感器阵列。本申请实施例提供的像素级空间差分获取电路,包括比较器以及多个电流型乘法运算单元,每一所述电流型乘法运算单元的正电流输出端连接所述比较器的第一输入端,每一所述电流型乘法运算单元的负电流输出端连接所述比较器的第二输入端,能够通过像素级电流读出和列级的电流型空间差分计算电路实现对像素信号的空间差分计算,可以应用在边缘检测等空间信息压缩算法中,减小图像传感器不必要的数据搬移带来的带宽和功耗的消耗。

    存内计算延时单元和存内计算装置

    公开(公告)号:CN116073798A

    公开(公告)日:2023-05-05

    申请号:CN202211627357.3

    申请日:2022-12-16

    IPC分类号: H03K5/133 H03K5/134 G06F15/78

    摘要: 本发明提供一种存内计算延时单元和存内计算装置,涉及存内计算技术领域,所述存内计算延时单元包括:输入反相器、输出反相器和多个电流镜模块;输入反相器和输出反相器串联;电流镜模块的第一控制端接电源或接地,多个电流镜模块的第二控制端接同一偏置电压信号,多个电流镜模块的第三端均与输入反相器中的驱动管的源极相连;其中,在偏置电压信号的控制下,多个电流镜模块分别对应的延迟时长之间的比例与多个电流镜模块的晶体管尺寸之间的比例相同;电流镜模块对应的延迟时长为:电流镜模块的第一控制端接电源时,输入反相器的输入脉冲信号和输出反相器的输出脉冲信号之间的延迟时长。本发明可以实现高线性度延时调控的目的。

    片上泵浦-信号光共振的铒硅酸盐激光器及其制备方法

    公开(公告)号:CN110808534B

    公开(公告)日:2020-10-13

    申请号:CN201911060943.2

    申请日:2019-11-01

    申请人: 北京大学

    IPC分类号: H01S5/30 H01S5/12 H01S5/125

    摘要: 本发明实施例提供的片上泵浦‑信号光共振的铒硅酸盐激光器及其制备方法,包括激光有源区和混合谐振腔,混合谐振腔加载在激光有源区的上表面;激光有源区由下至上依次设置有硅衬底层和增益介质层;增益介质层为氮化硅层与铒硅酸盐层交替结构,增益介质层的上下表面均为氮化硅层;混合谐振腔为条形波导结构,用于控制光场在激光有源区中沿波导方向传输,保证泵浦光与信号光在腔中同时进行谐振增强,以提高泵浦的吸收效率和信号光的谐振强度。通过采用铒硅酸盐化合物作为光增益材料,有效的提升了材料单位距离的光学增益;降低了波导的传输损耗;设置条形加载的谐振腔波导结构,解决了铒硅酸盐激光谐振腔的刻蚀困难的同时提高了激光的输出特性。

    一种基于FDSOI的gg-NMOS器件

    公开(公告)号:CN109309128A

    公开(公告)日:2019-02-05

    申请号:CN201811051919.8

    申请日:2018-09-10

    申请人: 北京大学

    IPC分类号: H01L29/786

    CPC分类号: H01L29/78606

    摘要: 本发明实施例提供一种基于FDSOI的gg-NMOS器件,包括:沟道区、P型衬底、埋氧区及N阱注入区;埋氧区形成于P型衬底的上部,沟道区形成于埋氧区的上部;N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接,N阱注入区与沟道区的耦合面积大于零。本发明实施例通过在P型衬底上形成N阱注入区,能够减小触发电压,从而满足FDSOI工艺下内部核心电路的ESD设计窗口,提供有效的ESD保护。并且,可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积,从而实现对触发电压的调节,从而满足不同的ESD防护需求。

    测试MOS器件温度特性的结构及方法

    公开(公告)号:CN102841300A

    公开(公告)日:2012-12-26

    申请号:CN201210342022.7

    申请日:2012-09-14

    申请人: 北京大学

    IPC分类号: G01R31/26

    摘要: 本发明提供一种测试MOS器件温度特性的结构及方法,所述结构包括:一个自带加热结构的待测试MOS器件和一个PN结,所述加热结构为围绕在MOS器件和PN结周围,且在一侧有开口的框型电阻结构。通过利用加热结构快速升温的特点,对MOS器件的局部进行加热,使得升温效果显著加快;只在进行一次温度校准后,通过改变施加在加热结构两端的电流或者电压,使得MOS器件的温度特性的测试一次性就能够完成,提高了温度特性测试的效率。

    用于检测MOS器件晶向相关性的可靠性测试结构及方法

    公开(公告)号:CN102169869B

    公开(公告)日:2012-10-10

    申请号:CN201110034388.3

    申请日:2011-02-01

    申请人: 北京大学

    摘要: 本发明公开了一种用于检测MOS器件晶向相关性的可靠性测试结构及方法,该结构包括:两个MOS器件,所述两个MOS器件的源极、漏极分别连接,形成两个器件共同的源极和共同的漏极,所述两个MOS器件具有不同的晶向,且沟道宽度为W、沟道长度为L,W、L的值由两个MOS器件的栅极分别与共同的源漏区域的相对位置决定。本发明节省了可靠性测试结构的面积、缩短了可靠性测试的时间,并提高了可靠性测试的效率。