-
公开(公告)号：CN119276433B
公开(公告)日：2025-02-18
申请号：CN202411796759.5
申请日：2024-12-09
Applicant: 北京广利核系统工程有限公司
Abstract: 本申请提供一种适用于工业现场总线的通信速率调整方法及工业控制系统，通过主节点根据总线通信速率参数和总线通信周期参数调整现场总线的通信速率和通信周期；通过主节点根据预先约定的同步命令、每个从节点的从节点地址、总线通信周期参数和第一整包校验值，生成每个从节点的速率同步包，按照现场总线的通信速率和通信周期向每个从节点发送对应的速率同步包；通过从节点对该从节点的速率同步包进行校验；若校验通过，控制从节点将当前速率设置为该速率同步包时使用的通信速率，生成向主节点反馈的同步确认包，利用速率同步包中的总线通信周期参数确定通信周期；通过主节点对从节点反馈的同步确认包校验通过时，将从节点的标识标记为在位标识。
-
公开(公告)号：CN119276433A
公开(公告)日：2025-01-07
申请号：CN202411796759.5
申请日：2024-12-09
Applicant: 北京广利核系统工程有限公司
Abstract: 本申请提供一种适用于工业现场总线的通信速率调整方法及工业控制系统，通过主节点根据总线通信速率参数和总线通信周期参数调整现场总线的通信速率和通信周期；通过主节点根据预先约定的同步命令、每个从节点的从节点地址、总线通信周期参数和第一整包校验值，生成每个从节点的速率同步包，按照现场总线的通信速率和通信周期向每个从节点发送对应的速率同步包；通过从节点对该从节点的速率同步包进行校验；若校验通过，控制从节点将当前速率设置为该速率同步包时使用的通信速率，生成向主节点反馈的同步确认包，利用速率同步包中的总线通信周期参数确定通信周期；通过主节点对从节点反馈的同步确认包校验通过时，将从节点的标识标记为在位标识。
-
公开(公告)号：CN118862777A
公开(公告)日：2024-10-29
申请号：CN202410885337.9
申请日：2024-07-03
Applicant: 北京广利核系统工程有限公司
IPC: G06F30/34 , G06F30/343
Abstract: 本申请公开了一种现场可编程门阵列芯片的设计方法及一种控制方法。该设计方法包括：将现场可编程门阵列FPGA芯片进行分区，得到第一区域和第二区域；将FPGA芯片上的第一区域和第二区域之间的带状物理区域设置为隔离区域；设置第一区域和第二区域之间的内部信号传递为单向传递，得到分区隔离后的FPGA芯片。基于分区隔离后的FPGA芯片，将A类功能中的高安全功能和对应的辅助功能分别设置到第一区域和第二区域，从而实现高安全功能和辅助功能的隔离，并且设置内部信号为单向传递，实现了在降低辅助功能的非预期失效对高安全功能影响的同时，降低硬件的复杂度以及高安全功能实现的复杂度，从而增强高安全功能的可靠性。
-
公开(公告)号：CN115291705A
公开(公告)日：2022-11-04
申请号：CN202210933137.7
申请日：2022-08-04
Applicant: 北京广利核系统工程有限公司
Abstract: 本申请提供了一种控制系统、多电源上电系统及其上电时序控制方法，该系统可应用于CPU，包括：逻辑芯片及N个电源芯片，N为正整数；通过逻辑芯片和电源芯片搭配使用，根据两个电源芯片之间的上电时序时间差与电源芯片的内部时间延时的时间误差的大小关系，在两个电源芯片之间的上电时序时间差大于电源芯片的内部时间延时的时间误差时，逻辑芯片在接收到上一级反馈的输出正常信号之后输出使能触发下一级电源芯片为CPU供电，反之直接以上一级电源芯片反馈的输出正常信号作为本级电源芯片为CPU供电的触发条件，解决了现有使用逻辑芯片计时输出功能无法规避由于不同电源模块的内部上电延时时间差异导致上电时序紊乱及系统上电失败的问题。
-
公开(公告)号：CN114520729A
公开(公告)日：2022-05-20
申请号：CN202011222213.0
申请日：2020-11-05
Applicant: 北京广利核系统工程有限公司
IPC: H04L9/40
Abstract: 本申请公开了一种通信隔离系统以及通信隔离的方法，其中，所述通信隔离系统基于可编程逻辑器件实现M个控制设备之间的通信隔离，无需采用专用的DPRAM器件，无需为DPRAM器件配置专用的外围电路，避免了DRPAM器件采购困难的问题，同时提高了通信隔离系统的集成度。并且可编程逻辑器件可根据不同应用场景扩展通信协议转换模块的数量，提高了通信隔离系统的可扩展性。
-
Patent Agency Ranking
公开(公告)号：CN114520729B
公开(公告)日：2024-01-19
申请号：CN202011222213.0
申请日：2020-11-05
Applicant: 北京广利核系统工程有限公司
IPC: H04L9/40
Abstract: 本申请公开了一种通信隔离系统以及通信隔离的方法，其中，所述通信隔离系统基于可编程逻辑器件实现M个控制设备之间的通信隔离，无需采用专用的DPRAM器件，无需为DPRAM器件配置专用的外围电路，避免了DRPAM器件采购困难的问题，同时提高了通信隔离系统的集成度。并且可编程逻辑器件可根据不同应用场景扩展通信协议转换模块的数量，提高了通信隔离系统的可扩展性。
-
公开(公告)号：CN107508755A
公开(公告)日：2017-12-22
申请号：CN201710633881.4
申请日：2017-07-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: H04L12/801 , H04L12/851 , H04L12/863 , H04L12/865 , H04L12/875 , H04L12/43
Abstract: 本发明属于网络通信的技术领域，解决的技术问题是提供一种不会随着通信节点增加造成通信周期增长，也不会产生对应用层无意义的控制信息的避免数据冲突的网络通信方法和装置；所述方法包括：每个站点能够周期性地发送状态帧和数据帧；并且每个站点还能够转发上一个站点的过环数据帧或者状态帧；当所述站点的数据帧或者状态帧，与所述过环的数据帧或状态帧同时到达时，基于多个数据帧或者状态帧中是否有在环网上、是否属于本站、以及帧类型，按照预定的优先级规则进行发送或者转发。
-
公开(公告)号：CN117591182A
公开(公告)日：2024-02-23
申请号：CN202311559564.4
申请日：2023-11-21
Applicant: 北京广利核系统工程有限公司
Abstract: 本发明提供一种多处理器间的数据处理方法及数据处理系统，涉及信息处理技术领域，本方法应用于数据处理系统，本数据处理系统包括主处理器和至少两个协处理器，本方法包括：在各协处理器完成数据配置后，主处理器向各协处理器发送处理前数据；各协处理器根据处理前数据进行并行运算，且在该运算过程中，各协处理器通过主处理器逐级共享各层级的中间变量；各协处理器输出各自的处理后数据；主处理器汇总各处理后数据。本发明能够提高复杂算法在多处理器上的协同处理效率。
-
公开(公告)号：CN115963793A
公开(公告)日：2023-04-14
申请号：CN202310002505.0
申请日：2023-01-03
Applicant: 北京广利核系统工程有限公司
IPC: G05B19/418
Abstract: 本申请提供了一种数据监视方法及装置，涉及核电厂仪表控制技术领域。在执行方法时，现场可编程门阵列首先获取监听数据的指令；然后基于获取的指令，在第一动态存储内存空间中获取监听的数据；第一动态存储内存空间独立于第二动态存储内存空间；第二动态存储内存空间用于运行嵌入式软件；最后将监听的数据发送至数据分析软件。这样，通过现场可编程门阵列基于监听数据的指令，在第一动态存储内存空间获取监听数据，并将监听数据发送给数据分析软件；由于第一动态存储内存空间并不是运行嵌入式软件的空间，使得数据监听和嵌入式软件运行互不干扰，克服了现有技术中变量数据监视功能失效时，会影响到安全功能的正常执行的问题。
-
公开(公告)号：CN109347957A
公开(公告)日：2019-02-15
申请号：CN201811228743.9
申请日：2018-10-22
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
CPC classification number: H04L67/1097 , H04L69/22
Abstract: 本发明属于核安全级DCS的技术领域，为了解决现有技术中静态分配存储空间的方式，可能造成增大存储空间、存储空间资源浪费的技术问题；本发明提供一种基于FPGA的通信数据存储管理方法、装置及环网板卡，所述方法包括：当通信网络中的某个站点接收其他站点的数据帧时，将接收的数据帧按照接收顺序依次存入至数据存储区域；同时控制信息存储区域存储有与所述数据帧对应的控制信息，所述控制信息包括所述数据帧在所述数据存储区域中的位置信息和长度信息。通过将控制信息和数据分开存储来实现动态存储，充分利用存储空间，使得无须增加额外存储，可以在现有的存储空间上容纳更多的站点。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.033 seconds)
