公开(公告)号：CN1317747A

公开(公告)日：2001-10-17

申请号：CN01117849.3

申请日：2001-02-16

Applicant: 松下电器产业株式会社

Inventor： 木村容子 ,  上田泰志

IPC: G06F13/36

CPC classification number: G06F9/3879

Abstract: 本发明提供一种ATAPI指令接收方式。使得CPU能够迅速地对应于没有在数据存取中花费时间的其它处理，另外，不破坏CPU存取时的中间数据。本发明在包括从主机通过ATA总线2接收的公共寄存器存储区域(包括保持指令包的数据FIFO712)711和可能作为CPU72的RAM使用的缓冲存储器712的ATAPI协议控制LSI71进行指令接收时，在从CPU72提供数据存储许可的情况下，在由CPU72指定的缓冲存储器712的存储目的地址中，存储公共寄存器值(包括指令包值)。

公开(公告)号：CN100454281C

公开(公告)日：2009-01-21

申请号：CN01117849.3

申请日：2001-02-16

Applicant: 松下电器产业株式会社

Inventor： 木村容子 ,  上田泰志

IPC: G06F13/36

CPC classification number: G06F9/3879

Abstract: 本发明提供一种ATAPI指令接收方式，使得CPU能够迅速地对应于没有在数据存取中花费时间的其它处理，另外，不破坏CPU存取时的中间数据。本发明在包括从主机通过ATA总线2接收的公共寄存器存储区域(包括保持指令包的数据FIFO712)711和可能作为CPU72的RAM使用的缓冲存储器712的ATAPI协议控制LSI71进行指令接收时，在从CPU72提供数据存储许可的情况下，在由CPU72指定的缓冲存储器712的存储目的地址中，存储公共寄存器值(包括指令包值)。