-
公开(公告)号：CN112422273A
公开(公告)日：2021-02-26
申请号：CN202011102517.3
申请日：2020-10-15
Applicant: 湖北工业大学
Abstract: 本发明涉及信息安全技术，具体涉及一种基于比特自检PUF的无偏响应去偏结构及方法，包括去偏PUF编码结构和去偏PUF译码结构，去偏PUF编码结构包括比特自检PUF和去偏数据编码器，去偏PUF译码结构包括比特自检PUF和去偏数据译码器；去偏激励C通过比特自检PUF生成响应R和可靠位标志F，响应R和可靠位标志F经过去偏数据编码器生成无偏响应Y和辅助数据D；辅助数据D通过去偏数据译码器恢复无偏响应Y；激励C通过输入带噪音的比特自检PUF生成带噪音响应R'，辅助数据D和带噪音响应R'输入去偏数据译码器，恢复去偏响应Y。该方法消除了PUF响应中存在的偏置问题，增强了PUF的不可预测特性，大幅提升了纠偏效率。
-
Patent Agency Ranking
公开(公告)号：CN111800272A
公开(公告)日：2020-10-20
申请号：CN202010609452.5
申请日：2020-06-29
Applicant: 湖北工业大学
Abstract: 本发明涉及电路设计技术，具体涉及一种针对RO PUF输出响应的可靠性自检电路及方法，包括RO阵列模块、控制信号K和S、计数器模块、使能信号、激励信号Ci、自测试模块、比较器和可靠性标志产生模块；使能信号分别与RO阵列模块和计数器模块相连，激励信号Ci输入RO阵列模块，RO阵列模块依次连接计数器模块、自测试模块、比较器和可靠性标志产生模块；控制信号K和S分别控制自测试模块和可靠性标志产生模块。该自检电路在RO PUF运行过程中检测输出响应的可靠性，并输出一个标志位来标识该可靠性。外部电路根据该标志位挑选可靠的PUF响应构建数字密钥。避免了因引入纠错机制导致的开销过大和安全隐患问题。
-
公开(公告)号：CN110929299A
公开(公告)日：2020-03-27
申请号：CN201911224776.0
申请日：2019-12-04
Applicant: 湖北工业大学
IPC: G06F21/72
Abstract: 本发明涉及电路设计与信息安全领域，公开了一种针对仲裁器PUF的可靠性自检电路，包括仲裁器PUF电路，仲裁器PUF电路包括仲裁器模块、两个延迟链、可靠性标志产生模块、自测试模块和控制逻辑产生模块，自测试模块包括两个二选二多路选择器、两个二选一多路选择器和附加延迟单元。本发明还公开了基于位自检技术的仲裁器PUF可靠性增强电路的增强方法。本发明针对仲裁器PUF的可靠性自检电路的可靠性增强方法，使仲裁器PUF输出的比特错误率达到10-9以下，并且具有良好的唯一性和偏置特性，能够直接应用于密钥产生而不需再采用任何纠错模块。
-
公开(公告)号：CN110929299B
公开(公告)日：2023-10-13
申请号：CN201911224776.0
申请日：2019-12-04
Applicant: 湖北工业大学
IPC: G06F21/72
Abstract: 本发明涉及电路设计与信息安全领域，公开了一种针对仲裁器PUF的可靠性自检电路，包括仲裁器PUF电路，仲裁器PUF电路包括仲裁器模块、两个延迟链、可靠性标志产生模块、自测试模块和控制逻辑产生模块，自测试模块包括两个二选二多路选择器、两个二选一多路选择器和附加延迟单元。本发明还公开了基于位自检技术的仲裁器PUF可靠性增强电路的增强方法。本发明针对仲裁器PUF的可靠性自检电路的可靠性增强方法，使仲裁器PUF输出的比特错误率达到10‑9以下，并且具有良好的唯一性和偏置特性，能够直接应用于密钥产生而不需再采用任何纠错模块。
-
公开(公告)号：CN112422273B
公开(公告)日：2021-09-14
申请号：CN202011102517.3
申请日：2020-10-15
Applicant: 湖北工业大学
Abstract: 本发明涉及信息安全技术，具体涉及一种基于比特自检PUF的无偏响应去偏结构及方法，包括去偏PUF编码结构和去偏PUF译码结构，去偏PUF编码结构包括比特自检PUF和去偏数据编码器，去偏PUF译码结构包括比特自检PUF和去偏数据译码器；去偏激励C通过比特自检PUF生成响应R和可靠位标志F，响应R和可靠位标志F经过去偏数据编码器生成无偏响应Y和辅助数据D；辅助数据D通过去偏数据译码器恢复无偏响应Y；激励C通过输入带噪音的比特自检PUF生成带噪音响应R'，辅助数据D和带噪音响应R'输入去偏数据译码器，恢复去偏响应Y。该方法消除了PUF响应中存在的偏置问题，增强了PUF的不可预测特性，大幅提升了纠偏效率。
-
公开(公告)号：CN111800272B
公开(公告)日：2021-04-16
申请号：CN202010609452.5
申请日：2020-06-29
Applicant: 湖北工业大学
Abstract: 本发明涉及电路设计技术，具体涉及一种针对RO PUF输出响应的可靠性自检电路及方法，包括RO阵列模块、控制信号K和S、计数器模块、使能信号、激励信号Ci、自测试模块、比较器和可靠性标志产生模块；使能信号分别与RO阵列模块和计数器模块相连，激励信号Ci输入RO阵列模块，RO阵列模块依次连接计数器模块、自测试模块、比较器和可靠性标志产生模块；控制信号K和S分别控制自测试模块和可靠性标志产生模块。该自检电路在RO PUF运行过程中检测输出响应的可靠性，并输出一个标志位来标识该可靠性。外部电路根据该标志位挑选可靠的PUF响应构建数字密钥。避免了因引入纠错机制导致的开销过大和安全隐患问题。
-
-
-
-
-
Search Results
6
records
(took 0.028 seconds)
