-
公开(公告)号：CN114900881A
公开(公告)日：2022-08-12
申请号：CN202210416269.2
申请日：2022-04-20
申请人： 湖南艾科诺维科技有限公司
IPC分类号： H04W56/00
摘要： 本发明公开了一种基于TDMA信号的帧同步方法，应用于TDMA通信系统的接收端，所述接收端包括FPGA单元，所述FPGA单元的相关器和上位机连接，所述方法包括：获取用户信号并输入相关器，上位机根据TDMA时隙确定当前用户，生成当前用户的相关系数配置信息，并输入相关器；根据所述相关系数配置信息在相关器的相关系数寄存器中配置相关系数，然后用所述相关系数对用户信号进行相关计算，得到相关信号，若所述相关信号出现相关峰，则所述用户信号帧同步成功。本发明根据TDMA时隙，对于单个相关器进行复用，来接收不同用户的数据，从而有效节省资源。
-
公开(公告)号：CN118233271A
公开(公告)日：2024-06-21
申请号：CN202410336252.5
申请日：2024-03-22
申请人： 湖南艾科诺维科技有限公司
IPC分类号： H04L27/26
摘要： 本发明公开了一种FPGA资源优化的位同步方法及系统，方法包括以下步骤：获取预处理后的基带信号，提取基带信号的符号位，将符号位与本地序列采用补码配对相减匹配滤波法进行粗同步互相关，若得到粗同步脉冲，根据粗同步脉冲产生指引脉冲；在指引脉冲附近通过滑动寄存器将本地序列与预处理后的基带信号进行精同步互相关，若得到精同步脉冲，根据精同步脉冲的时钟生成位同步时钟，并根据精同步脉冲的时钟更新下一指引脉冲的时钟，若连续未得到精同步脉冲的次数小于预设阈值，根据指引脉冲的时钟更新下一指引脉冲的时钟，若连续未得到精同步脉冲的次数大于预设阈值，重新捕获粗同步脉冲。本发明利用粗同步捕获和精同步跟踪的方式有效权衡补码配对相减匹配滤波法与滑动寄存器二者的矛盾，能够大量节省FPGA资源。
-
公开(公告)号：CN115118564B
公开(公告)日：2023-12-29
申请号：CN202210699989.4
申请日：2022-06-20
申请人： 湖南艾科诺维科技有限公司
摘要： 本发明公开一种载波频率偏差估计方法及装置,该方法步骤包括：S01.输入数字中频接收机接收到的采样序列，经过下变频后得到复基带序列，计算所述复基带序列中每个采样点的相位角；S02.根据计算得到个各所述相位角计算相邻采样点之间的相位差；S03.根据计算得到的所述相邻采样点之间的相位差进行校正，以去除相位折叠，得到校正后的相位差序列；S04.根据所述校正后的相位差序列计算载波频率偏差输出。本发明具有实现方法简单、复杂程度低、计算量小、能够兼容各种线性调制样式，适用范围广等优点。
-
公开(公告)号：CN115118564A
公开(公告)日：2022-09-27
申请号：CN202210699989.4
申请日：2022-06-20
申请人： 湖南艾科诺维科技有限公司
摘要： 本发明公开一种载波频率偏差估计方法及装置,该方法步骤包括：S01.输入数字中频接收机接收到的采样序列，经过下变频后得到复基带序列，计算所述复基带序列中每个采样点的相位角；S02.根据计算得到个各所述相位角计算相邻采样点之间的相位差；S03.根据计算得到的所述相邻采样点之间的相位差进行校正，以去除相位折叠，得到校正后的相位差序列；S04.根据所述校正后的相位差序列计算载波频率偏差输出。本发明具有实现方法简单、复杂程度低、计算量小、能够兼容各种线性调制样式，适用范围广等优点。
-
公开(公告)号：CN118487907A
公开(公告)日：2024-08-13
申请号：CN202410463300.7
申请日：2024-04-17
申请人： 湖南艾科诺维科技有限公司
IPC分类号： H04L27/26
摘要： 本发明公开了一种基于并行结构的帧同步方法，包括以下步骤：获取第一信号，将第一信号转换为至少2路并行的第二信号；对并行的第二信号先使用Schmidl&Cox算法进行粗帧同步估计，再通过互相关进行精帧同步估计；从所有第二信号的精帧同步估计结果中获取最大值，将第一信号对应最大值的位置作为帧起始位置。本发明满足了高符号速率的信号帧同步过程中对FPGA的内部工作时钟的要求。
-
公开(公告)号：CN115758079A
公开(公告)日：2023-03-07
申请号：CN202211475617.X
申请日：2022-11-23
申请人： 湖南艾科诺维科技有限公司
摘要： 本发明公开了一种基于FPGA的IFF脉冲信号检测方法，包括以下步骤：获取基带包络信号，若检测到所述基带包络信号的脉冲上升沿，根据第一滑动窗的基带包络数据和第二滑动窗内的基带包络数据，计算脉冲检测门限；统计所述基带包络信号大于脉冲检测门限的采样点数量，若采样点数量大于预设阈值，再次执行获取基带包络信号的步骤，直到脉冲检测次数达到预设次数，测量脉冲的参数，并缓存所述脉冲对应的中频波形；根据所述脉冲的参数中的脉宽，对所述脉冲进行对应的信号检测，将每个脉冲的检测结果根据对应脉冲的参数的到达时间，按照时间顺序排列后，与对应的中频波形组合成数据帧并输出。本发明减小了FPGA的资源消耗并提高了信号检测速度。
-
公开(公告)号：CN214067780U
公开(公告)日：2021-08-27
申请号：CN202023121560.2
申请日：2020-12-22
申请人： 湖南艾科诺维科技有限公司
摘要： 本实用新型提出一种多处理器的图像处理加速板卡，包括至少两个级联的子板卡，所述子板卡之间可拆卸连接，所述子板卡包括FPGA处理器单元、DDR缓存单元和DSP处理器单元，所述DDR缓存单元及DSP处理器单元分别和FPGA处理器单元连接，各子板卡的FPGA处理器单元依次连接，使得前一级子板卡的FPGA处理器单元和后一级子板卡的FPGA处理器单元进行数据交互。本实用新型能够根据图像处理难度或者复杂度的不同进行配置调整，具有较强灵活性。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.027 秒)
