一种降低埋嵌式电阻误差的方法

    公开(公告)号:CN109859919B

    公开(公告)日:2021-07-02

    申请号:CN201910161198.4

    申请日:2019-03-04

    摘要: 本发明公开了一种降低埋嵌式电阻阻值误差的方法,属于电路板加工制造技术领域。本发明在印制电路板的内层线路上同形成电阻层沉积区和电阻监控装置接入区。然后在沉积电阻层制作电阻器时通过电阻监控装置监测电阻层的阻值达到标准电阻阻值。本发明能解决现有埋嵌式电阻制作过程中阻值稳定性差且埋入电阻阻值大小因为工艺敏感而不符合设计要求的问题。运用本发明方法能使制得不同批次间埋嵌式电阻的方阻基本保持一致,均匀性良好,并且与标准电阻值的相对误差很小,符合一级器件的误差标准,同时,本方法与现有埋嵌式电阻器的制作方法兼容性好,可实现大阻值电阻器的埋嵌,有利于电路设计,可实现在印制电路板行业内大规模推广和应用。

    一种降低埋嵌式电阻误差的方法

    公开(公告)号:CN109859919A

    公开(公告)日:2019-06-07

    申请号:CN201910161198.4

    申请日:2019-03-04

    摘要: 本发明公开了一种降低埋嵌式电阻阻值误差的方法,属于电路板加工制造技术领域。本发明在印制电路板的内层线路上同形成电阻层沉积区和电阻监控装置接入区。然后在沉积电阻层制作电阻器时通过电阻监控装置监测电阻层的阻值达到标准电阻阻值。本发明能解决现有埋嵌式电阻制作过程中阻值稳定性差且埋入电阻阻值大小因为工艺敏感而不符合设计要求的问题。运用本发明方法能使制得不同批次间埋嵌式电阻的方阻基本保持一致,均匀性良好,并且与标准电阻值的相对误差很小,符合一级器件的误差标准,同时,本方法与现有埋嵌式电阻器的制作方法兼容性好,可实现大阻值电阻器的埋嵌,有利于电路设计,可实现在印制电路板行业内大规模推广和应用。