-
公开(公告)号：CN104919769B
公开(公告)日：2017-12-22
申请号：CN201480004863.4
申请日：2014-04-23
申请人： 联发科技股份有限公司
IPC分类号： H04L12/861
CPC分类号： H04L47/622 , H04L47/6235
摘要： 一种调度器，用于执行多个调度操作，其中每一调度操作调度自与输出端口相关的多个输出队列中选定的一个输出队列。调度器包含候选决策逻辑以及最终决策逻辑。候选决策逻辑决定用于当前调度操作的多个候选输出队列，而不管由至少一先前调度操作决定的至少一调度输出队列的分组传输的最终状态。在获取由至少一先前调度操作决定的至少一调度输出队列的分组传输的最终状态之后，最终决策逻辑选择多个候选输出队列之一作为由当前调度操作决定的调度输出队列。
-
公开(公告)号：CN103077731A
公开(公告)日：2013-05-01
申请号：CN201210393825.5
申请日：2012-10-17
申请人： 联发科技股份有限公司
IPC分类号： G11B7/126
CPC分类号： G11B7/126 , G11B20/10222 , G11B2220/2537 , H03K5/26
摘要： 本发明提供一种校正装置与校正方法。校正装置包含侦测电路与校正电路。侦测电路通过侦测多路信号源所产生的多路信号的边缘之间的关系，来产生侦测结果，其中该多个边缘中至少一个边缘是负缘。校正电路耦接至侦测电路，并依据侦测结果去校正至少一路信号源。校正方法包含下列步骤：通过侦测多路信号源所产生的多路信号的边缘之间的关系，来产生侦测结果，其中该多个边缘中至少一个边缘为负缘；以及依据校正结果来校正该多路信号源中至少一路信号源。本发明所提供的校正装置以及相关的校正方法可以校正信号源以对所传送信号中不理想效应所造成的失真进行补偿。
-
公开(公告)号：CN106897235A
公开(公告)日：2017-06-27
申请号：CN201611069965.1
申请日：2016-11-29
申请人： 联发科技股份有限公司
IPC分类号： G06F13/16 , H04L12/861
CPC分类号： G06F3/0659 , G06F3/0604 , G06F3/0631 , G06F3/064 , G06F3/0656 , G06F3/0679 , H04L49/90 , G06F13/1673 , G06F13/1668 , H04L49/9042 , H04L49/9094
摘要： 本发明提供一种分组缓冲器、相应的存储系统及多端口存储器控制器。分组缓冲器用于存储由主设备接收的多个分组的分组数据，包括非保证缓冲器，对于主设备可见，并且不保证在非保证缓冲器满之前为第一类型分组中的一个细胞提供一个空闲细胞空间；保证缓冲器，对于主设备可见，并且保证在保证缓冲器满之前在第二类型分组中为一个细胞提供一个空闲细胞空间；以及保留缓冲器，对于主设备不可见，并且被配置为为保证缓冲器提供保留区。本发明的分组缓冲器、相应的存储系统及多端口存储器控制器可以提高分组数据存储效率以及传输效率。
-
公开(公告)号：CN104919769A
公开(公告)日：2015-09-16
申请号：CN201480004863.4
申请日：2014-04-23
申请人： 联发科技股份有限公司
IPC分类号： H04L12/861
CPC分类号： H04L47/622 , H04L47/6235
摘要： 一种调度器，用于执行多个调度操作，其中每一调度操作调度自与输出端口相关的多个输出队列中选定的一个输出队列。调度器包含候选决策逻辑以及最终决策逻辑。候选决策逻辑决定用于当前调度操作的多个候选输出队列，而不管由至少一先前调度操作决定的至少一调度输出队列的分组传输的最终状态。在获取由至少一先前调度操作决定的至少一调度输出队列的分组传输的最终状态之后，最终决策逻辑选择多个候选输出队列之一作为由当前调度操作决定的调度输出队列。
-
公开(公告)号：CN104125176A
公开(公告)日：2014-10-29
申请号：CN201410165822.5
申请日：2014-04-23
申请人： 联发科技股份有限公司
发明人： 马昌博
IPC分类号： H04L12/947
摘要： 本发明提供封包处理方法以及相关封包处理装置。封包处理方法包含：从欲处理封包的封包索引得到开始地址；得到对应该封包的链结列表访问控制信息；以及依据至少开始地址以及链结列表访问控制信息，从封包信息表中所储存的链结列表读取封包的封包信息，其中链结列表包含有多个条目，每一条目都具有当前地址为索引并且储存至少一个次地址以及封包信息。上述封包处理方法以及相关封包处理装置能够减少硬件的需求，降低成本。
-
公开(公告)号：CN101325409A
公开(公告)日：2008-12-17
申请号：CN200710139149.8
申请日：2007-07-26
申请人： 联发科技股份有限公司
IPC分类号： H03K5/13
CPC分类号： H03K5/135 , H03K2005/0011
摘要： 本发明提供了一种延迟电路，包括：映射延迟模块，用以根据映射延迟选择信号延迟输入数据信号以产生输出数据信号；以及延迟映射单元，耦接于映射延迟模块，用以根据输入选择信号以及至少一个映射值产生映射延迟选择信号。本发明所提供的延迟电路及其信号延迟方法，通过映射输入选择信号以根据至少一个映射值选择延迟电路的至少一延迟级，可以获得期望的延迟量以及单调延迟电路。
-
公开(公告)号：CN103376948B
公开(公告)日：2016-08-31
申请号：CN201310143810.8
申请日：2013-04-23
申请人： 联发科技股份有限公司
摘要： 本发明揭示触控器芯片、电子装置及控制触摸屏的方法。一种触控器芯片，包含：易失性存储装置；接口单元，用于从该触控器芯片外部接收触控器固件，并且将接收的该触控器固件储存在该易失性存储装置中；以及控制单元，用于执行储存在该易失性存储装置中的该触控器固件来控制触摸屏。上述触控器芯片、电子装置及控制触屏器的方法能够有效降低触控器的制造成本。
-
公开(公告)号：CN103077731B
公开(公告)日：2016-01-13
申请号：CN201210393825.5
申请日：2012-10-17
申请人： 联发科技股份有限公司
IPC分类号： G11B7/126
CPC分类号： G11B7/126 , G11B20/10222 , G11B2220/2537 , H03K5/26
摘要： 本发明提供一种校正装置与校正方法。校正装置包含侦测电路与校正电路。侦测电路通过侦测多路信号源所产生的多路信号的边缘之间的关系，来产生侦测结果，其中该多个边缘中至少一个边缘是负缘。校正电路耦接至侦测电路，并依据侦测结果去校正至少一路信号源。校正方法包含下列步骤：通过侦测多路信号源所产生的多路信号的边缘之间的关系，来产生侦测结果，其中该多个边缘中至少一个边缘为负缘；以及依据校正结果来校正该多路信号源中至少一路信号源。本发明所提供的校正装置以及相关的校正方法可以校正信号源以对所传送信号中不理想效应所造成的失真进行补偿。
-
公开(公告)号：CN103376948A
公开(公告)日：2013-10-30
申请号：CN201310143810.8
申请日：2013-04-23
申请人： 联发科技股份有限公司
摘要： 本发明揭示触控器芯片、电子装置及控制触摸屏的方法。一种触控器芯片，包含：易失性存储器；接口单元，用于从该触控器芯片外部接收触控器固件，并且将接收的该触控器固件储存在该易失性存储装置中；以及控制单元，用于执行储存在该易失性存储装置中的该触控器固件来控制触摸屏。上述触控器芯片、电子装置及控制触屏器的方法能够有效降低触控器的制造成本。
-
公开(公告)号：CN101325409B
公开(公告)日：2011-06-15
申请号：CN200710139149.8
申请日：2007-07-26
申请人： 联发科技股份有限公司
IPC分类号： H03K5/13
CPC分类号： H03K5/135 , H03K2005/0011
摘要： 本发明提供了一种延迟电路，包括：映射延迟模块，用以根据映射延迟选择信号延迟输入数据信号以产生输出数据信号；以及延迟映射单元，耦接于映射延迟模块，用以根据输入选择信号以及至少一个映射值产生映射延迟选择信号。本发明所提供的延迟电路及其信号延迟方法，通过映射输入选择信号以根据至少一个映射值选择延迟电路的至少一延迟级，可以获得期望的延迟量以及单调延迟电路。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.037 秒)
