公开(公告)号：CN115274858A

公开(公告)日：2022-11-01

申请号：CN202211205608.9

申请日：2022-09-30

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文 ,  张同

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

摘要： 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；半导体衬底内形成有漂移区和体区，栅极结构形成在源极结构和漏极结构之间；源极结构包括源极掺杂区和源极金属，源极掺杂区形成在体区内且距离半导体衬底上表面第一预设距离，源极金属与源极掺杂区相连；漏极结构包括漏极掺杂区和漏极金属，漏极掺杂区形成在漂移区内且距离半导体衬底上表面第一预设距离，漏极金属与漏极掺杂区相连；源极掺杂区与漏极掺杂区上方还形成有low‑K介质层，low‑K介质层环绕在源极金属和漏极金属的四周。

公开(公告)号：CN115241281A

公开(公告)日：2022-10-25

申请号：CN202211122924.X

申请日：2022-09-15

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 赵东艳 ,  肖超 ,  陈燕宁 ,  邵瑾 ,  董广智 ,  付振 ,  刘芳 ,  张泉 ,  尹强 ,  田俊

IPC分类号： H01L29/40 ,  H01L27/02 ,  H01L27/06 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L23/64

摘要： 本发明提供一种功率半导体器件终端及制造方法，属于芯片领域。超结MOS器件包括：形成在半导体衬底上的有源区和终端区，有源区和终端区内均设置有相互交替的N柱和P柱，终端区表面设置有场氧化层，场氧化层的上方设置有多晶硅场板，多晶硅场板上方设置有金属场板，多晶硅场板包括多段多晶硅微场板，金属场板包括多段金属微场板，多段金属微场板对应设置在多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；N柱与下一级P柱相接面位于任意两段多晶硅微场板之间间隔区域的下方，所述P柱与下一级N柱相接面位于任一多晶硅微场板的下方。

公开(公告)号：CN115241183A

公开(公告)日：2022-10-25

申请号：CN202211122807.3

申请日：2022-09-15

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 赵东艳 ,  肖超 ,  陈燕宁 ,  邵瑾 ,  董广智 ,  付振 ,  刘芳 ,  张泉 ,  尹强 ,  田俊

IPC分类号： H01L27/06 ,  H01L27/02 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L21/336 ,  H01L21/331 ,  H01L23/64

摘要： 本申请涉及半导体领域，提供一种电压钳位的超结器件及制造方法。所述超结器件包括有源区和终端区，所述有源区包括源极、栅极和体区，所述终端区包括截止环区，所述终端区集成有平板电容结构和电阻结构，所述平板电容结构与所述电阻结构串联连接构成RC吸收电路；所述RC吸收电路与源极和截止环区相连，用于对超结器件的漏源电压进行电压钳位。本申请在超结器件的终端区集成RC吸收电路，将器件漏源电压钳位在安全电压值范围内，可以减缓器件电压电流振铃，防止器件因过压击穿而损坏；充分利用超结器件终端区芯片面积，不需要额外占用超结器件有源区面积，不会引起超结器件其它参数的退化，提高系统的集成度和可靠性。

公开(公告)号：CN115186503A

公开(公告)日：2022-10-14

申请号：CN202210892389.X

申请日：2022-07-27

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 陈燕宁 ,  王立城 ,  赵扬 ,  仝傲宇 ,  成睿琦 ,  梁英宗

IPC分类号： G06F30/20 ,  G06F119/02 ,  G06F119/04

摘要： 本发明实施例提供一种设备寿命预测方法、装置及恒温加速试验系统，属于设备可靠性预测技术领域。设备寿命预测方法包括：获取设备中的各个电路板卡上的每个元器件对应于初始恒定温度的初始工作温度以及对应于第一恒定温度的第一工作温度；基于每个元器件的激活能、初始工作温度和第一工作温度，分别确定每个元器件的加速比；根据每个元器件的加速比和失效率，确定设备的加速比；以及根据从在第一恒定温度下开始对设备进行恒温加速试验至该设备中的任一电路板卡出现故障的试验时长和所确定的设备的加速比，预测设备的寿命。本发明实施例对设备寿命的预测更为精准可靠，并且无需试验大量样本，成本低，且适用性更强。

公开(公告)号：CN115084232A

公开(公告)日：2022-09-20

申请号：CN202210858457.0

申请日：2022-07-21

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/20 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明提供一种异质结横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；氮化镓缓冲层，形成于衬底上；并排形成在氮化镓缓冲层上的源区掺杂区、氮化镓体区、氮化镓漂移区和漏区掺杂区；铝镓氮阻挡层，形成于部分氮化镓漂移区上；栅氧介质层，形成于氮化镓体区、铝镓氮阻挡层和部分未被铝镓氮阻挡层覆盖的氮化镓漂移区上；源极金属电极，形成于源区掺杂区上；漏极金属电极，形成于漏区掺杂区上；栅极金属电极，形成于部分栅氧介质层上。通过本发明提供的晶体管能够提高晶体管的击穿电压，提升电子迁移率，保证器件的速度，减少复杂的场板结构，降低制作难度，减少生产成本。

公开(公告)号：CN114864667B

公开(公告)日：2022-09-13

申请号：CN202210810837.7

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 邓永峰 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区，其中，所述N型漂移区包括低剂量N型漂移区和高剂量N型漂移区；设于所述低剂量N型漂移区上的低掺杂N型离子注入层；以及设于所述高剂量N型漂移区上的N型阱区，其中，所述低剂量N型漂移区、所述低掺杂N型离子注入层与所述N型阱区在横向上形成掺杂剂量逐渐增大的变掺杂区，由此本发明在不牺牲关断状态下的击穿电压的情况下，有效地降低导通电阻，同时还可有效地抑制导通状态下的基区扩展（Kirk）效应，从而提高NLDMOS器件在导通状态下的安全工作区和可靠性。

公开(公告)号：CN114864681A

公开(公告)日：2022-08-05

申请号：CN202210810576.9

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 吴波 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  邓永锋 ,  王凯 ,  郁文 ,  刘倩倩 ,  余山 ,  王帅鹏

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区；设于所述N型漂移区上的具有特定开口的场氧化层；以及设于所述P型体区与所述场氧化层上的栅极，其中，所述特定开口的一侧超过所述栅极同侧的外沿，位于所述特定开口内的所述场氧化层的厚度在预设范围内。本发明有效地改善了击穿电压和导通电阻互相矛盾的问题，能够提高NLDMOS器件的击穿电压并且降低NLDMOS器件的导通电阻。

公开(公告)号：CN114864667A

公开(公告)日：2022-08-05

申请号：CN202210810837.7

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 邓永峰 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区，其中，所述N型漂移区包括低剂量N型漂移区和高剂量N型漂移区；设于所述低剂量N型漂移区上的低掺杂N型离子注入层；以及设于所述高剂量N型漂移区上的N型阱区，其中，所述低剂量N型漂移区、所述低掺杂N型离子注入层与所述N型阱区在横向上形成掺杂剂量逐渐增大的变掺杂区，由此本发明在不牺牲关断状态下的击穿电压的情况下，有效地降低导通电阻，同时还可有效地抑制导通状态下的基区扩展（Kirk）效应，从而提高NLDMOS器件在导通状态下的安全工作区和可靠性。

公开(公告)号：CN114823532A

公开(公告)日：2022-07-29

申请号：CN202210722210.6

申请日：2022-06-24

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 赵东艳 ,  王于波 ,  陈燕宁 ,  田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强

IPC分类号： H01L21/8234 ,  H01L27/088 ,  H01L29/06

摘要： 本发明提供一种超级结器件的制造方法、超级结器件、芯片和电路，属于半导体技术领域，制造方法包括：提供具有外延层的衬底；在外延层的上表面定义刻蚀区域；根据刻蚀区域，利用刻蚀工艺在外延层内形成具有第一深度的刻蚀沟槽；对刻蚀沟槽的底部进行离子注入形成掺杂区，掺杂区具有第二导电类型且掺杂区的第二深度与第一深度之和等于目标深度；在刻蚀沟槽进行外延填充以形成填充区，填充区与掺杂区形成的纵向掺杂区与相邻的外延层区域构成超级结；形成栅极和体区，体区位于纵向掺杂区的顶部，栅极位于外延层的上表面并覆盖部分体区。通过本发明提供的方法，提高沟槽刻蚀深度的均一性，减小沟槽深宽比，改善外延填充空洞。

公开(公告)号：CN114694727A

公开(公告)日：2022-07-01

申请号：CN202210177188.1

申请日：2022-02-25

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  复旦大学

发明人： 赵东艳 ,  陈燕宁 ,  潘成 ,  王于波 ,  邵瑾 ,  薛晓勇 ,  赵文龙 ,  吴峰霞 ,  姜静雯 ,  郭之望

IPC分类号： G11C16/26 ,  G11C16/24

摘要： 本申请实施例提供一种非易失性存储单元数据读取方法及存内计算数据读取方法，属于半导体技术领域。方法包括：响应于第一数据读取指令，向非易失性存储器件与位线连接的一端施加第一电压，并向三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；通过非易失性存储器件与位线连接的一端获取非易失性存储器件的存储数据。本申请能有效避免了现有的反向读取过程中需对与非易失性存储器件连接的源线施加高电压，导致开关元件产生衬偏效应，进而导致开关元件阈值电压变化，影响存储单元的读取速度和裕度的问题。