一种多核SoC及继电保护系统

    公开(公告)号:CN115098436B

    公开(公告)日:2023-01-24

    申请号:CN202211018786.0

    申请日:2022-08-24

    IPC分类号: G06F15/78 H02H1/00 H02H7/26

    摘要: 本发明实施例提供一种多核SoC、继电保护方法及系统,属于信号处理技术领域。所述多核SoC包括:硬件逻辑单元,其包括FPGA部件,用于对接收到的电力数据执行预设的继电保护算法,且该FPGA部件配置有继电保护重构模块,该继电保护重构模块用于适应于继电保护场景重构继电保护算法。所述多核SoC还包括处理系统,该处理系统包括多个处理器核心。其中,所述多个处理器核心至少包括:第一处理器核心,用于辅助所述FPGA部件执行继电保护算法;以及第二处理器核心,用于向外设传送继电保护结果。本发明实施例的多核SoC具有多核处理和FPGA硬件可重构的特性,能够更好地满足继电保护的开发需求。

    一种基于单总线信息传输的数据流控方法、装置及通信系统

    公开(公告)号:CN115361345A

    公开(公告)日:2022-11-18

    申请号:CN202211302058.2

    申请日:2022-10-24

    IPC分类号: H04L47/30 H04L12/40

    摘要: 本发明实施例提供一种基于单总线信息传输的数据流控方法、装置及通信系统,属于通信技术领域。所述数据流控方法基于数据接收端,包括:检测数据接收端的数据缓冲区的状态,所述状态包括数据缓冲区空闲和数据缓冲区饱和;当所述数据缓冲区的状态发生改变时,向数据发送端发送初始化信号;当超过预设时间未接收到所述数据发送端的初始化应答信号时,重复发送所述初始化信号;响应于所述数据发送端的所述初始化应答信号,依次向所述数据发送端发送写数据准备信号和所述数据缓冲区的状态;其中,所述初始化信号、写数据准备信号和数据缓冲区的状态通过单根流控总线发送。通过本发明实施例,可以实现总线设备间的通信状态传输,可以有效防止通信数据丢失。

    测试设备、校准方法、装置、芯片测试方法和存储介质

    公开(公告)号:CN115856745A

    公开(公告)日:2023-03-28

    申请号:CN202211412542.0

    申请日:2022-11-11

    摘要: 本发明公开了一种自动测试设备、校准方法、装置、芯片测试方法和存储介质,其中,自动测试设备包括电源通道和测量通道,且自动测试设备与测量设备连接,该自动测试设备的校准方法首先利用测量设备对自动测试设备的电源通道进行校准,然后控制电源通道产生校准后的电压标准值,再利用测量通道和测量设备对该电压标准值进行测量,以得到两个电压测量值,然后将两个电压测量值的差作为测量通道的补偿值,以对测量通道的实际测量值进行补偿校准。由此,该实施例中自动测试设备的校准方法能够提高自动测试设备的测试精度。