-
公开(公告)号：CN115546001A
公开(公告)日：2022-12-30
申请号：CN202211202446.3
申请日：2022-09-29
申请人： 西安交通大学
摘要： 一种可扩展的实时图像采集、处理与显示系统及方法，系统包括图像采集器件、基于FPGA开发板搭建的图像处理模块，以及图像显示模块；图像采集器件的参数可配置，图像处理模块包括时钟模块、图像采集器件驱动模块、DDR3控制模块、可扩展的图像处理模块、HDMI显示模块以及LCD显示模块，图像采集器件通过图像采集器件驱动模块与图像处理模块相连，图像显示模块包括HDMI显示器和LCD显示器；可扩展的图像处理模块由各自图像处理算法单元组成；DDR3控制模块连接DDR3存储器，DDR3控制模块包括FIFO控制模块、MIG IP核以及DDR3读写模块。本发明的可扩展性强，可以作为基础平台开发深层次的图像处理应用算法。
-
公开(公告)号：CN112885963B
公开(公告)日：2022-12-09
申请号：CN202110044218.7
申请日：2021-01-13
申请人： 西安交通大学
摘要： 本发明实施例提供了一种忆阻器交叉阵列，包括：忆阻器基本单元，控制导线；所述忆阻器基本单元包括：忆阻器、MOS管；所述控制导线包括：横向的字线、纵向的位线、MOS管栅极控制线；所述字线作为所述忆阻器交叉阵列的激励电压输入端；其中，奇数行的字线输入的激励电压从所述忆阻器交叉阵列的一侧输入，偶数行的字线输入的激励电压从所述忆阻器交叉阵列的另一侧输入，在每一列忆阻器的电导相同的条件下，所述忆阻器交叉阵列每一列位线最终输出的电流相等或相近。本发明实施例提供的忆阻器交叉阵列，使每一列受到的线寄生电阻影响相似，避免了线寄生电阻影响的累加，各列位线最终输出的电流更加接近，减少了线寄生电阻对阵列的计算准确度的影响。
-
公开(公告)号：CN112260811B
公开(公告)日：2022-12-06
申请号：CN202011113737.6
申请日：2020-10-17
申请人： 西安交通大学深圳研究院 , 李涛泳 , 江苏思远集成电路与智能技术研究院有限公司 , 北京行言柏尚科技股份有限公司
IPC分类号： H04L5/00 , H04B7/0413
摘要： 本发明提供了一种多输入多输出正交频分多路复用系统的导频分配方法，根据系统的实际参数计算韦尔奇下界，随机生成初始导频分配方案，生成发射天线发送的由子载波组成的OFDM符号，采用扩展的模拟退火算法对初始导频分配方案进行优化，获取优化后的最终导频分配方案。本发明能够有效地降低计算复杂度，使得拥有更高潜能的测量矩阵具有更大的更新优化几率，有效提升了算法的收敛速率，提高了导频分配方案的优化效率。
-
公开(公告)号：CN115314051A
公开(公告)日：2022-11-08
申请号：CN202210789326.1
申请日：2022-07-06
申请人： 西安交通大学
IPC分类号： H03M3/00
摘要： 一种基于矢量滤波DEM的频谱整形电路，包括Sigma‑Delta调制器、DEM电路和多比特DAC；所述DEM电路包括矢量滤波器和矢量排序器，矢量滤波器包括2个I型积分器、2个II型积分器、增益分别为Kg1和Kg2的2条谐振回路、增益分别为K1、K2、K3和1的4条前馈通路、3个数字加法器以及1个延时器z‑1；所述Sigma‑Delta调制器接收输入信号u(t)，Sigma‑Delta调制器的输出信号v[n]发送到DEM电路的矢量排序器，再经过DEM电路的矢量滤波器处理之后，矢量排序器输出信号发送到多比特DAC，多比特DAC输出整形后的信号r(t)。本发明能提供稳定的失配整形，并且提高SNR。
-
公开(公告)号：CN111538472B
公开(公告)日：2022-11-04
申请号：CN202010346033.7
申请日：2020-04-27
申请人： 西安交通大学
IPC分类号： G06F7/483
摘要： 本申请提供了一种Posit浮点数的运算处理器以及运算处理系统，涉及计算机技术领域。直接以自解码电路获取的补码形式的中间数据进行加、减、乘、FMA运算，得到以补码形式的中间数据表示的运算结果，直接将以补码形式的中间数据表示的运算结果输入编码电路，以使编码电路直接将补码形式的中间数据转换为Posit浮点数。避免了在运算电路反复进行原码和补码的相互转化，简化了运算电路的逻辑，从而减小运算电路的面积和功耗。
-
公开(公告)号：CN115238863A
公开(公告)日：2022-10-25
申请号：CN202210847824.7
申请日：2022-07-19
申请人： 西安交通大学
摘要： 一种卷积神经网络卷积层的硬件加速方法、系统及应用，方法包括以下步骤：将浮点数转化成定点数并输入到FPGA中进行计算；采用基于移位寄存器的小尺寸卷积方法以及深度可分离卷积结构降低计算复杂度；数据流采用行固定流阵列结构，将卷积层前后的其他层进行隐藏处理；将批量归一化层、激活函数层以及填充层均嵌入卷积层中隐藏，完成硬件加速。本发明还提出一种卷积神经网络卷积层的硬件加速系统以及所述卷积神经网络卷积层的硬件加速方法在MobileNet模型、YOLOv2模型FPGA卷积硬件加速器中的应用。本发明卷积神经网络卷积层的硬件加速方法在资源占用、功耗、单位帧率以及能耗比方面均具有优势。
-
公开(公告)号：CN115208407A
公开(公告)日：2022-10-18
申请号：CN202210790446.3
申请日：2022-07-06
申请人： 西安交通大学
IPC分类号： H03M3/00
摘要： 一种应用于DAC失配误差抑制的矢量量化器，包括Sigma‑Delta调制器、DEM电路及多比特DAC，Sigma‑Delta调制器接收输入信号u(t)，Sigma‑Delta调制器的输出信号v[n]发送到所述DEM电路，DEM电路包括依次相连的矢量滤波器和矢量排序器，矢量排序器连接1个用于LSB输出的比较器以及基于元件使能的比较器阵列，基于元件使能的比较器阵列包含N个比较器，每个比较器的输出控制对应DAC元件工作或不工作；DEM电路的输出信号输入进多比特DAC，多比特DAC输出矢量量化信号r(t)。本发明在低阶低比特、低阶多比特及高阶多比特的应用场景均能实现失配误差抑制效果的提升，节省硬件开销。
-
公开(公告)号：CN112260811A
公开(公告)日：2021-01-22
申请号：CN202011113737.6
申请日：2020-10-17
申请人： 西安交通大学深圳研究院 , 李涛泳 , 江苏思远集成电路与智能技术研究院有限公司 , 北京行言柏尚科技股份有限公司
IPC分类号： H04L5/00 , H04B7/0413
摘要： 本发明提供了一种多输入多输出正交频分多路复用系统的导频分配方法，根据系统的实际参数计算韦尔奇下界，随机生成初始导频分配方案，生成发射天线发送的由子载波组成的OFDM符号，采用扩展的模拟退火算法对初始导频分配方案进行优化，获取优化后的最终导频分配方案。本发明能够有效地降低计算复杂度，使得拥有更高潜能的测量矩阵具有更大的更新优化几率，有效提升了算法的收敛速率，提高了导频分配方案的优化效率。
-
公开(公告)号：CN111538473A
公开(公告)日：2020-08-14
申请号：CN202010348464.7
申请日：2020-04-27
申请人： 西安交通大学
IPC分类号： G06F7/483
摘要： 本申请提供了一种Posit浮点数处理器，涉及计算机技术领域。为用户提供了满足Posit标准的浮点数处理器。所述Posit浮点数处理器包括：解码电路、运算电路以及编码电路；所述解码电路用于根据CPU的计算指令，获取参与运算的多个目标Posit浮点数，并将所述多个目标Posit浮点数转换为各自对应的补码形式的中间数据；所述中间数据包括多个字段：符号字段、真实指数字段、第一尾数字段以及保护位字段；所述运算电路，用于根据所述计算指令，对接收的所述解码电路输出的多个中间数据进行运算，得到以补码形式的中间数据表示的运算结果；所述编码电路，用于根据所述计算指令中的指定格式，将所述运算结果转换为所述指定格式的Posit浮点数。
-
公开(公告)号：CN107590502B
公开(公告)日：2020-05-22
申请号：CN201710842880.0
申请日：2017-09-18
申请人： 西安交通大学
摘要： 一种全场稠密点快速匹配方法，包括：a.在参考图像中选取参考子区作为匹配的全模板，在目标图像中选取搜索区域；b.使用参考子区中的部分像素点组成局部模板，利用局部模板在搜索区域中进行局部模板匹配；c.计算每次滑动的相关系数值，将计算得到的相关系数值与阈值比较，选出候选匹配窗口，对候选匹配窗口再进行全模板匹配，确定最佳匹配点；若相关系数值小于阈值，则忽略该搜索区域继续计算下一搜索区域的相关系数值；d.根据直方图统计后的相关系数值计算产生新的阈值，记录上一次最佳匹配点的位移分量，自适应调整下一匹配点搜索区域位置和大小，改变选取搜索区域的参数，进行下一次的搜索匹配。本发明能够提高匹配速度与精度。
-
-
-
-
-
-
-
-
-
搜索结果
114 条记录 (耗时 0.032 秒)
