一种降低指纹认假率的方法

    公开(公告)号:CN102184427B

    公开(公告)日:2013-06-19

    申请号:CN201110113291.1

    申请日:2011-04-27

    发明人: 杨波 吕虹晓

    IPC分类号: G06K9/68

    摘要: 本发明涉及一种降低指纹认假率的方法,增加了奇异点修正后的比对流程,步骤如下:(1)、比对指纹特征A、指纹特征B,得到比对得分S;(2)、如果S<比对阈值,则比对失败,流程结束,否则进入步骤(3);(3)、根据比对时候得到的平移旋转参数,平移旋转指纹特征B,进入步骤(4);(4)、将指纹特征A和平移旋转后的指纹特征B重合,作为指纹特征C;计算指纹特征A、指纹特征B原有的奇异点并比对,(5)、如果得分S>比对阈值,返回比对成功。本发明有益的效果是:根据2枚指纹奇异点的个数、位置可以判断出2枚指纹是同一手指的可信程度,降低认假率,同时不提高据真率,提高指纹识别算法性能;并且该方法运算量非常小,方便实现。

    一种RSA加速器
    12.
    发明公开

    公开(公告)号:CN103107879A

    公开(公告)日:2013-05-15

    申请号:CN201210563959.7

    申请日:2012-12-21

    发明人: 吴斌 罗洪昌

    IPC分类号: H04L9/30 G06F15/76

    摘要: 一种RSA加速器,包括控制/状态寄存器,数据存储器和算术逻辑单元,控制/状态寄存器通过控制线与系统总线连接,数据存储器通过控制线和数据线与系统总线连接,算术逻辑单元通过数据线与数据存储器连接;RSA加速器包括复杂功能控制模块和基本功能控制模块;控制/状态寄存器分别通过控制线与复杂功能控制模块及基本功能控制模块连接,复杂功能控制模块通过控制信号线与基本功能控制模块连接,基本功能控制模块通过控制线分别与算术逻辑单元、数据存储器连接;芯片主CPU通过系统总结读取数据存储器中的最终运算结果。本发明具有既能够提高RSA算法的运算速度,且安全性好的优点。

    一种基于静态加密存储动态解密运行的代码保护方法

    公开(公告)号:CN102938046A

    公开(公告)日:2013-02-20

    申请号:CN201210387064.2

    申请日:2012-10-11

    发明人: 黄权 杨敬涛

    IPC分类号: G06F21/79

    摘要: 本发明涉及一种基于静态加密存储动态解密运行的代码保护方法,步骤如下:第一步:芯片复位启动后程序指针跳转于静态存储体内直接运行明文代码,执行代码保密性要求不高的应用操作;第二步:当需调用与密文代码相关的函数库时,当前运行的代码会把密文代码读取解密于动态存储体的代码运行区;第三步:程序指针跳转于动态存储体的代码运行区,运行解密所得代码函数;第四步:运行完解密所得代码函数后程序指针跳转回静态存储体清除动态存储体内代码运行区的数据,继续代码运行;第五步:当需再次调用与密文代码相关的函数库时,重复第二、三、四步骤。本发明有益的效果是:关键代码以密文方式进行静态存储,实现代码实时动态解密运行,解决嵌入式芯片的代码容易被剖片读取破译问题。

    一种SOC内的系统架构内的硬件资源的复用方法

    公开(公告)号:CN102915293A

    公开(公告)日:2013-02-06

    申请号:CN201210314998.3

    申请日:2012-08-30

    发明人: 夏军虎

    IPC分类号: G06F15/76

    摘要: 本发明涉及一种SOC内的系统架构内的硬件资源的复用方法,SOC存储器体系架构在I-cache已经能满足应用需求,把本作为代码空间的ICCM完整的合并到数据系统的DCCM的空间;SOC存储器体系架构在D-cache已经能满足应用需求,把本作为数据空间的DCCM完整的合并到指令系统的ICCM的空间;SOC存储器体系架构在I-cache和D-cache已经能满足应用需求,通过控制信号把ICCM和DCCM的地址空间实现和Memory controller下面的RAM完整对接,地址连续。本发明的有益效果是:本发明通过上述步骤可以灵活的调整内部的硬件资源来更好的满足系统应用的需求,提供了一种可复用的系统架构调制机制。采用这种系统架构调制机制,可以减少CPU内部资源的浪费,更有效地利用系统资源。

    一种RFID卡号读取控制器及实现方法

    公开(公告)号:CN102842021A

    公开(公告)日:2012-12-26

    申请号:CN201210314948.5

    申请日:2012-08-30

    发明人: 陆昌伟 杨繁

    IPC分类号: G06K7/00

    摘要: 本发明涉及一种RFID卡号读取控制器及实现方法,主要包括BVCI总线接口,125k时钟发生器、ID卡结果寄存器和曼切斯特解码模块;ID卡数据输入曼切斯特解码模块,所述曼切斯特解码模块用于检测帧头,解出卡号并作奇偶校验;述125k时钟发生器是一个分频器,通过对分频系数的设置,控制输出频率;所述ID卡结果寄存器是控制器获取卡号后64bits卡号存取的位置。本发明有益的效果:1.自动获取和手动获取都可以的方式。2.自动获取模式检测帧头起始位的方式和曼切斯特解码的方法。3.采用硬件实现RFID卡卡号读取可靠、速度快速、方便。

    一种密码保护和管理方法
    16.
    发明公开

    公开(公告)号:CN102638471A

    公开(公告)日:2012-08-15

    申请号:CN201210124521.9

    申请日:2012-04-25

    发明人: 李昀 郭志 邱柏云

    IPC分类号: H04L29/06 H04L29/08

    摘要: 本发明涉及一种密码保护和管理方法,步骤如下:(1)、用户第一次使用密保终端时,先进行身份认证;(2)、用户连接密保终端,进行身份比对认证;认证通过后,读取密保密码数据并与云数据同步;(3)、检测用户的应用,检测用户名及密码是否存在;如果存在,则用户名及密码自动使用;(4)、如果用户的应用中不存在户名及密码,则检测是否进行用户注册,如果选择用户注册,则存储用户名及密码;如果不注册,则手动输入用户名及密码,再存储用户名及密码。本发明有益的效果是:解决了互联网时代密码的安全问题,将互联网密码的保护推向超便捷时代,大脑无需记录任何密码,仅仅凭借自身生物特征,即可管理和应用各种密码。

    一种软硬件结合加速器及其实现方法

    公开(公告)号:CN102520907A

    公开(公告)日:2012-06-27

    申请号:CN201110414065.7

    申请日:2011-12-13

    IPC分类号: G06F7/575

    摘要: 本发明涉及一种软硬件结合加速器及其实现方法,在处理器上增加连接有大数乘法加速器,大数乘法加速器中增加硬件逻辑从高速RAM将数据装载入单周期乘法器,增加硬件逻辑将乘法结果和目标高速RAM中数据相加,再输出到目标高速RAM中。在单周期乘法器运行时,读取下一次乘法运算数据,同时读取目标RAM数据,每次运算平均需要乘法1个周期,加法和写回目标RAM数据1个周期,每次2个周期。本发明有益的效果是:在充分利用处理器现有硬件资源的基础上,仅增加少量硬件资源,处理大数计算最耗时部分,其他部分由软件完成。这样在成本仅略有增加的情况下,大幅提高大数计算的速度,从而达到了成本和性能上的平衡。

    一种指纹奇异点快速搜索方法

    公开(公告)号:CN102147817A

    公开(公告)日:2011-08-10

    申请号:CN201110113265.9

    申请日:2011-04-27

    发明人: 杨波

    IPC分类号: G06F17/30 G06K9/00

    摘要: 本发明涉及一种指纹奇异点快速搜索方法,步骤如下:(1)判断指纹特征A是否有三角点,如果有三角点,进行三角点快速搜索,否则进入步骤(2);(2)判断指纹特征A是否有中心点,如果有中心点,进行中心点快速搜索,否则进入步骤(3);(3)按照普通快速搜索方法搜索;(4)如果搜索成功返回成功,否则返回搜索失败;(5)搜索流程结束。本发明有益的效果是:使用同类型奇异点周围的指纹特征信息来计算2个指纹特征相似度,以达到能够快速计算相似度的效果。

    一种新型的OTP实现方法
    19.
    发明公开

    公开(公告)号:CN102129486A

    公开(公告)日:2011-07-20

    申请号:CN201010516812.3

    申请日:2010-10-20

    IPC分类号: G06F17/50

    摘要: 本发明涉及一种新型的OTP实现方法,采用SOC芯片已经整合的非易失性存储模块的部分存储区域,利用硬件和系统软件相结合的方法实现以下两种功能:1、非易失性存储器的存储区域留出序列号的存储空间,这部分存储空间用户只能读不能写,在芯片测试的时候对这部分区域写唯一序列号;2、非易失性存储器的存储区域预留出部分特殊区域,采用软件和硬件相结合的方法实现用户在对这部分区域完成写操作的时候,通过用户配置参数来完成写锁定一旦写操作被锁定,芯片重新上电之后将不能对这部分写操作锁定的区域进行修改。本发明有益的效果:不需要整合第三方的OTP存储器,降低了芯片设计的复杂度,并且不需要在芯片测试时对OTP进行独立的测试,降低成本。

    一种实现SDRAM的四通道串行通信方法

    公开(公告)号:CN102063392A

    公开(公告)日:2011-05-18

    申请号:CN201010610151.0

    申请日:2010-12-17

    发明人: 邱柏云 马震伟

    IPC分类号: G06F13/16

    摘要: 本发明涉及一种实现SDRAM的四通道串行通信方法,通过一个通道传输命令信号:串行四通道SDRAM的命令有读操作命令、写操作命令、初始化配置命令,通过命令控制逻辑单元将从串行通道D0收到的命令信号解码并识别命令;当命令控制逻辑单元识别到初始化命令后,输出PLL和刷新计数器的配置信号,执行配置PLL和刷新计数器的配置操作;当命令控制逻辑单元识别到读写命令后,对收到的地址信号进行解析,产生列地址和行地址、BANK信号,发送给列地址锁存解码器和行地址锁存解码器、BANK控制逻辑;接着传输数据信号,数据信号的传输由读写寄存器控制。本发明有益的效果是:将SDRAM存储器的并行通信方式改变为串行通信方式,实现SDRAM的四通道串行通信功能。