SoC内置高精度高速振荡器的数字校准方法及装置

    公开(公告)号:CN111224664A

    公开(公告)日:2020-06-02

    申请号:CN202010054030.6

    申请日:2020-01-17

    发明人: 陈伟杰

    IPC分类号: H03L7/099

    摘要: 本发明涉及电子技术领域,具体涉及一种SoC内置高精度高速振荡器的数字校准方法和装置。一种高速振荡器的数字校准方法,包括:片外辅助校准装置、片内I/O复用管理模块、OSC数字快速频率校准模块、校准结果判决器、片内高速振荡器、嵌入式Flash;其中,二分法递进式快速修正校准算法,支持校准寄存器Trim位宽参数化可配置,以满足不同的SoC芯片校准误差需求;片内高速振荡器的数字校准流程,经过二分法递归判决,可以快速找到阈值,不仅提高效率,而且简洁。进一步地,本发明还增加一级校准误差判决器,可进一步提高校准系统的半比特精度。此外,片外辅助校准装置提供低速的时钟基准,以及上位机校准操作界面,方便用户操作以及加速量产流程。

    一种嵌入式Flash片上读指令硬件加速方法和装置

    公开(公告)号:CN111190644A

    公开(公告)日:2020-05-22

    申请号:CN201911381757.9

    申请日:2019-12-27

    发明人: 陈伟杰

    IPC分类号: G06F9/30 G06F9/38

    摘要: 本发明公开了一种嵌入式Flash片上读指令硬件加速方法和装置。其中,所述方法包括:利用预设的紧耦合的片上读指令硬件加速器架构,基于指令预译码及指令信息分类器对处理器流水线前端的指令进行归类;基于指令位宽扩展及硬件预取机制,对第一类型指令的硬件加速;基于高精度混合分支预测器机制、组相联高速缓存机制对第二类型指令的硬件加速;并基于HLS构建参数化的ESL系统模型及硬件电路生成器,对片上系统关键部件进行性能分析;通过主频硬件检测器及硬件自适应动态切换策略,对嵌入式Flash片上指令读取速度进行实时调整。采用本发明方法,能够确保片上系统在高、低频等不同应用场景均能获得最佳的嵌入式Flash片上指令读取速度,有效提升片上系统的性能。

    一种防止软件非授权使用的方法、装置、设备和存储介质

    公开(公告)号:CN111159656A

    公开(公告)日:2020-05-15

    申请号:CN201911128111.X

    申请日:2019-11-18

    发明人: 张华 胡康桥

    IPC分类号: G06F21/12

    摘要: 本发明实施例涉及信息安全技术领域,具体涉及一种防止软件非授权使用的方法、装置、设备和存储介质。一种能够防止软件非授权使用的方法,包括:获取软件的相关的授权文件;从授权文件中获取软件的截止日期和有效设备标识信息;获取当前的时间和软件所要运行的硬件设备的硬件标识信息;根据当前的时间和硬件标识信息;以及软件的截止日期和有效设备信息判断是否允许所述软件运行。本发明根据当前的时间、软件所要运行的硬件设备的硬件标识信息、截止日期和有效设备信息就可以判断是否允许所述软件运行;不需要联网,可以在本地完成软件的授权校验,解决了现有技术中如果设备不能够联网就不能够进行对软件进行鉴权的问题。

    一种平衡预测精度及时延的处理器分支预测方法和装置

    公开(公告)号:CN111158754A

    公开(公告)日:2020-05-15

    申请号:CN201911135662.9

    申请日:2019-11-19

    发明人: 陈伟杰 胡康桥

    IPC分类号: G06F9/38

    摘要: 本发明实施例公开了一种平衡预测精度及时延的处理器分支预测方法和装置,其中,所述方法包括:在流水线前端的取指部件中预设分支预测表,以实现快速分支预测;而在流水线后端,通过嵌入高精度提前分支预测算法的分支预测引擎,当分支指令执行结束后,根据上一分支指令寄存器内容、上一目标指令寄存器内容以及当前提交的分支指令信息,利用分支目标缓存结构,组织并记录指令流水线,对已执行结束的分支指令执行分支指令高精度预测,实现高精度提前分支预测算法的执行和分支目标指令的查询。采用本发明所述的方法,能够有效减少流水线前端分支预测部件的时延,并将复杂算法及存储结构移至流水线后端,提高两级分支预测器的精度和处理器整体性能。

    一种非阻塞高速缓存缺失处理方法及装置

    公开(公告)号:CN111142941A

    公开(公告)日:2020-05-12

    申请号:CN201911183304.5

    申请日:2019-11-27

    发明人: 陈伟杰

    IPC分类号: G06F9/38

    摘要: 本发明公开了一种非阻塞高速缓存缺失处理方法及装置,涉及计算机高速缓存处理领域。非阻塞高速缓存缺失处理装置包括:缓冲表、线程表、高速缓存器、多个硬件缓存器和控制处理模块,各表项及缓存器的地址、数据位宽支持参数化配置,以满足性能差异化要求的各种应用场景。通过非阻塞指令高速缓存结构及指令预取方式,可以不暂停流水线,支持连续处理多次缺失请求;通过优化的指令预取策略,对每次缺失引起的外部总线请求,均预返回相邻地址的存储数据;预取地址直接由缺失地址高位生成,因而不会造成总线请求数据的冲突;此外,本发明通过非阻塞数据高速缓存结构及其流水线冲突解决方式,可以有效提高数据高速缓存的综合性能。

    基于移动存储设备的云端访问控制方法、装置和设备

    公开(公告)号:CN110650127A

    公开(公告)日:2020-01-03

    申请号:CN201910857908.7

    申请日:2019-09-09

    发明人: 张华 胡康桥

    IPC分类号: H04L29/06 G06F21/60

    摘要: 本发明实施例公开了基于移动存储设备的云端访问控制方法、装置和设备,该云端访问控制方法包括:对客户端地址采用预设算法得到客户端算法最终信息,并根据客户端地址和算法最终信息得到客户端二元组;从移动存储设备中获取移动存储设备二元组;如果客户端二元组和移动存储设备二元组信息一致,则允许客户端向云端鉴权,否则控制客户端退出,不允许述客户端向云端鉴权。本发明使用市面上随处可以采购的移动存储设备,即可控制系统质量,整个系统的任何一部分都控制在服务提供商手里,从而避免引入风险,提高质量,降低供应商的研发难度。

    一种数据传输方法及系统
    17.
    发明公开

    公开(公告)号:CN110321309A

    公开(公告)日:2019-10-11

    申请号:CN201910385480.0

    申请日:2019-05-09

    发明人: 胡康桥

    IPC分类号: G06F13/40

    摘要: 本发明实施例公开了一种数据传输方法及系统,该方法包括:主设备通过外围总线APB发出控制指令;每一个从设备同时在第i个周期接收所述主设备发送的控制指令后,根据所述控制指令中包括的第一从设备的地址信息与自身的地址信息相匹配,且当匹配成功时,确定所述主设备与自身建立通信连接时,在所述第i个周期内,根据所述读/写信号的有效指示信息,对所述数据进行相应的处理。通过该种方式,实现一个周期内完成数据的读/写工作,大大提升了数据读/写速率,从而提升了数据传输效率。

    一种哈希值的安全加固生成方法及系统

    公开(公告)号:CN110266500A

    公开(公告)日:2019-09-20

    申请号:CN201910622072.2

    申请日:2019-07-10

    发明人: 张华 胡康桥

    IPC分类号: H04L9/32

    摘要: 本发明实施例提供一种哈希算法的安全加固方法及系统,该方法包括:将待摘要数据分为两部分,得到第一部分、第二部分;对所述第一部分、第二部分分别求取原始哈希值,得到与所述第一部分对应的第一原始哈希值D1、与所述第二部分对应的第二原始哈希值D2;获取素数p、q;其中,q=(p-1)/2;q>2n;n为所述原始哈希值的位数;获取有限乘法群 的两个生成元α、β;确定h为加固后的哈希值;其中 本发明实施例在将待摘要数据分为两部分后使用原始哈希值的基础上,利用有限乘法群对第一原始哈希值和第二原始哈希值进行安全加固,得到加固后的哈希值h,在原本哈希算法实现基础上,进一步地对哈希值进行加固,提高数据安全性,减少对现有哈希软件和哈希硬件的浪费。

    一种具有宽输出范围和高电源抑制比的电源电路

    公开(公告)号:CN118363421B

    公开(公告)日:2024-09-06

    申请号:CN202410796396.9

    申请日:2024-06-20

    发明人: 赵越超 叶鹏飞

    IPC分类号: G05F1/56

    摘要: 本申请公开了一种具有宽输出范围和高电源抑制比的电源电路,涉及电源技术领域,包括带隙基准参考模块和LDO电路,LDO电路包括误差放大电路、电压自举电路和输出功率级电路;带隙基准参考模块的输入端与电源电连接,带隙基准参考模块的输出端与误差放大电路的一个输入端电连接,误差放大电路的输出端与电压自举电路的输入端电连接,电压自举电路的另一个输入端用于输入时钟信号,电压自举电路的输出端与输出功率级电路的输入端电连接,输出功率级电路的反馈端与误差放大电路的另一个输入端电连接,输出功率级电路的输出端用于将输出电压。本申请能够在较低的电源电压下正常工作,整个电路输出的电压范围足够宽,且能够保证较好的电源抑制比。

    一种全校正的模拟前端电路

    公开(公告)号:CN118214374B

    公开(公告)日:2024-08-06

    申请号:CN202410605249.9

    申请日:2024-05-16

    发明人: 范瑾瑜

    IPC分类号: H03F1/02 H03F1/34 H03F3/68

    摘要: 本发明公开的一种全校正的模拟前端电路,包括级联连接的端接电路、均衡电路EQ、可变增益放大器VGA,以及直流偏置失配消除DCOC电路,可变增益放大器VGA的输出失配电压作为负反馈的直流偏置失配消除电路的输入信号,所述直流偏置失配消除电路的输出信号反馈到所述均衡电路的输出端,以消除可变增益放大器和可变增益放大器VGA产生的直流偏置。本发明通过将VGA参与到直流偏置失配消除DCOC的反馈环路,经负反馈增益级将直流偏置反馈至EQ的输出,可以有效消除EQ和VGA产生的DC offset。本发明提供的电路结构适用于单级EQ和多级EQ电路,对于差分结构的VGA也具有直流偏置失配消除DCOC的作用。