-
公开(公告)号：CN115292662A
公开(公告)日：2022-11-04
申请号：CN202210995284.7
申请日：2022-08-18
申请人： 上海燧原科技有限公司
摘要： 本发明公开了一种卷积加速运算方法、装置、电子设备及存储介质，包括：将目标卷积运算对应的输入特征图数据以及卷积核数据加载至高级缓存区中；目标卷积运算对应的膨胀率为2；将高级缓存区中的各数据逐级搬运至低级缓存区；将低级缓存区中的各数据搬运至计算单元，通过计算单元根据各输入特征图数据以及卷积核数据，将目标卷积运算拆分为多个一维卷积运算，以及至少一个二维卷积运算；通过计算单元确定各一维卷积运算对应的第一运算结果，以及二维卷积运算对应的第二运算结果，并根据各第一运算结果以及第二运算结果，确定与目标卷积运算对应的目标结果。本发明实施例的技术方案可以减少卷积运算的耗时，提高卷积运算的效率。
-
公开(公告)号：CN114912587A
公开(公告)日：2022-08-16
申请号：CN202210652215.6
申请日：2022-06-09
申请人： 上海燧原科技有限公司
摘要： 本发明公开了神经网络分布式训练系统、方法、装置、计算单元及介质。该系统包括：神经网络芯片和主机；神经网络芯片包括多个计算单元，各计算单元上分别设置有内存屏障；各计算单元，用于根据数据分片进行前向传播计算，得到单机代价函数；根据单机代价函数计算与单机代价函数匹配的梯度分区；在满足内存屏障释放时机时，将梯度分区发送至主机；主机，用于对接收到的全部计算单元的梯度分区进行全局梯度规约，并将得到的全局梯度反馈至各计算单元；各计算单元，还用于根据接收的全局梯度，更新单机计算参数。通过本发明的技术方案，能够减小神经网络芯片和主机之间的梯度状态同步时间，提高了分布式训练的效率。
-
公开(公告)号：CN117273115A
公开(公告)日：2023-12-22
申请号：CN202311576922.2
申请日：2023-11-24
申请人： 上海燧原科技有限公司
摘要： 本发明公开了一种反向计算图的静态生成方法、装置、设备及介质，该方法包括：获取前向计算图，并确定出与所述前向计算图中的各前向张量算子分别对应的反向算子；根据各所述反向算子，生成与所述前向计算图对应的反向计算图；对所述反向计算图进行计算存储优化和/或读写优化，得到反向优化计算图。本发明提供的技术方案，可以节省生成反向优化图的时间成本与内存空间成本，提高梯度求解的效率。
-
公开(公告)号：CN116010301B
公开(公告)日：2023-11-24
申请号：CN202211517576.6
申请日：2022-11-29
申请人： 上海燧原科技有限公司
IPC分类号： G06F12/0831 , G06F13/28
摘要： 本发明公开了一种从数据流到DMA配置的映射方法与装置、存储介质和DLA。方法包括：确定第N级数据流中的扫描方法是否符合DMA硬件所限制的访存，以及检查第N级数据流中的同步描述是否符合DMA硬件所限制的同步。若符合DMA硬件所限制的访存且符合DMA硬件所限制的同步，则检查第N级数据流中的扫描描述是否符合DMA硬件所限制的规格。若不符合DMA硬件所限制的规格，则根据扫描描述将第N级数据流拆分为至少两个第N+1级数据流；若符合DMA硬件所限制的规格，则根据第N级数据流的描述和DMA硬件的接口信息，向DMA硬件输出DMA硬件所限制的带有W次重复执行次数的DMA配置。据此，提高了计算核心的利用率，从而使DLA获得了性能的提升和功耗的降低。
-
公开(公告)号：CN116774020B
公开(公告)日：2023-11-14
申请号：CN202311027686.9
申请日：2023-08-16
申请人： 上海燧原科技有限公司
IPC分类号： G01R31/303
摘要： 本发明公开了一种芯片测试系统、方法、装置和存储介质，涉及芯片测试领域，该系统包括：管理控制模块、信号转接模块、信号中继模块、第一插损模拟模块以及多路复用器组；管理控制模块，连接多路复用器组，用于通过控制多路复用器组的端口通断状态构建目标通信链路，以及通过目标通信链路将中央处理器发出的测试信号发送给待测试芯片；本发明实施例的技术方案，实现了服务器中多测试场景下的模拟链路构建，确保了测试结果覆盖了辅助运算装置在服务器中的多个业务场景，提升了测试结果的全面性，同时，该芯片测试系统还确保了各个通信链路下的测试结果基于相同的功能部件获取，提高了测试结果的准确性。
-
公开(公告)号：CN116756049B
公开(公告)日：2023-11-07
申请号：CN202311034832.0
申请日：2023-08-17
申请人： 上海燧原科技有限公司
IPC分类号： G06F11/36 , G06F30/367
摘要： 本发明公开了一种芯片的通用验证方法、装置、电子设备及存储介质。该方法包括：构建与待测芯片匹配的统一验证平台框架；按照待测芯片的测试类型，对各标准特性组件进行实例化处理，以在统一验证平台框架中实现与测试类型匹配的特性层测试环境；获取与待测芯片的测试类型匹配的目标测试用例，并将目标测试用例注入至统一验证平台框架中，以完成对待测芯片的验证。本发明实施例的技术方案简化了芯片验证流程，提高了芯片验证效率，并可以提高芯片验证结果的准确性，同时，降低了芯片验证的成本，缩短了芯片上市的时间，可以有效提高芯片质量和用户满意度。
-
公开(公告)号：CN116975081A
公开(公告)日：2023-10-31
申请号：CN202311010187.9
申请日：2023-08-10
申请人： 上海燧原科技有限公司
摘要： 本发明公开了一种日志诊断集更新方法、装置、设备及存储介质。包括：构建初始日志诊断集；获取待诊断日志，通过初始日志诊断集确定待诊断日志对应的目标异常类型；当目标异常类型为新类型时，根据待诊断日志对初始日志诊断集进行更新以生成更新日志诊断集。通过历史日志数据构建初始日志诊断集，然后通过初始日志诊断集确定待诊断日志的目标异常类型，当目标异常类型为新类型时，根据待诊断日志对初始日志诊断集进行更新以生成更新日志诊断集，减少了人工诊断的工作量，提高了日志诊断效率，实现了对日志诊断集的持续更新，通过自学习的方式，任何新的异常类型出现后都可以自动更新，从而产生新的诊断分类，完成新异常类型的自动分析和诊断。
-
公开(公告)号：CN115292662B
公开(公告)日：2023-09-22
申请号：CN202210995284.7
申请日：2022-08-18
申请人： 上海燧原科技有限公司
摘要： 本发明公开了一种卷积加速运算方法、装置、电子设备及存储介质，包括：将目标卷积运算对应的输入特征图数据以及卷积核数据加载至高级缓存区中；目标卷积运算对应的膨胀率为2；将高级缓存区中的各数据逐级搬运至低级缓存区；将低级缓存区中的各数据搬运至计算单元，通过计算单元根据各输入特征图数据以及卷积核数据，将目标卷积运算拆分为多个一维卷积运算，以及至少一个二维卷积运算；通过计算单元确定各一维卷积运算对应的第一运算结果，以及二维卷积运算对应的第二运算结果，并根据各第一运算结果以及第二运算结果，确定与目标卷积运算对应的目标结果。本发明实施例的技术方案可以减少卷积运算的耗时，提高卷积运算的效率。
-
公开(公告)号：CN116450443A
公开(公告)日：2023-07-18
申请号：CN202310505376.7
申请日：2023-05-06
申请人： 上海燧原科技有限公司
摘要： 本发明公开了一种接口验证方法、装置、设备及存储介质。包括：获取待验证接口的目标接口标识，根据目标接口标识确定调用路径；基于调用路径获取待验证接口的初始数据，将初始数据转换成标准数据；根据标准数据生成待验证接口的接口验证结果。通过获取待验证接口的目标接口标识确定调用路径，对连线工作进行简化，减小了开发人员的连线工作量，然后基于调用路径获取待验证接口的初始数据，通过将不同格式的初始数据转换成统一格式的标准数据，进而在后续验证时可以根据标准数据直接生成接口验证结果，无需再逐个分析每种接口的数据格式的差异性，减小了验证的错误率，提高了验证效率，避免出现漏掉检查的问题，进而提高了芯片的安全性和稳定性。
-
公开(公告)号：CN116361232A
公开(公告)日：2023-06-30
申请号：CN202310369853.1
申请日：2023-04-07
申请人： 上海燧原科技有限公司
摘要： 本发明公开了一种片上缓存的处理方法、装置、芯片及存储介质，涉及高性能芯片技术。该方法包括：获取主机发送的第一读写指令；若第一读写指令的指令类型为预设指令类型，则执行第一读写指令的第一读指令，启动指令生命周期，预设指令类型为读改写指令或部分写指令；在指令生命周期内，若接收到预设指令类型的第二读写指令，且第二读写指令访问的第二地址与第一地址相同，则将第一读写指令的第一写指令与第二读写指令的写指令合并，得到目标写指令；当第一读指令读取的第一数据返回时，指令生命周期结束，根据第一数据执行目标写指令。实现对访问相同地址的写指令进行合并，提高片上高速缓存的读写性能，提高缓存数据的读写效率。
-
-
-
-
-
-
-
-
-
搜索结果
55 条记录 (耗时 0.059 秒)
