基于超前迭代的三角脉动阵列结构QR分解装置及分解方法

    公开(公告)号:CN105846873B

    公开(公告)日:2018-12-18

    申请号:CN201610173392.0

    申请日:2016-03-24

    IPC分类号: H04L25/03 H04B7/0456

    摘要: 一种基于超前迭代的三角脉动阵列结构QR分解装置及分解方法,用来对n×n的矩阵A进行QR分解,它包括对角处理模块,迭代处理模块和三角处理模块;第一个对角处理模块从外部接收到矩阵A的第一个列向量a1,结果q1和r11作为QR分解模块的输出,并将q1输出到下一步的三角处理模块,产生的rjj2信号输出到第一步中的所有迭代处理模块;第j‑1个迭代处理模块将外部接收到矩阵A的第j个列向量aj,矩阵A的第一个列向量a1和第一个对角处理模块输出的rjj2作为输入,得到下一次迭代矩阵A1的第j个列向量aj1;以此类推,最后通过三角处理模块处理后得到QR分解模块的输出信号rn‑1,n。分解方法基于上述分解装置来实施。本发明具有原理简单、分解速度快、效率高等优点。

    基于超前迭代的三角脉动阵列结构QR分解装置及分解方法

    公开(公告)号:CN105846873A

    公开(公告)日:2016-08-10

    申请号:CN201610173392.0

    申请日:2016-03-24

    IPC分类号: H04B7/04 H04B7/08

    CPC分类号: H04B7/0413 H04B7/0854

    摘要: 一种基于超前迭代的三角脉动阵列结构QR分解装置及分解方法,用来对n×n的矩阵A进行QR分解,它包括对角处理模块,迭代处理模块和三角处理模块;第一个对角处理模块从外部接收到矩阵A的第一个列向量a1,结果q1和r11作为QR分解模块的输出,并将q1输出到下一步的三角处理模块,产生的rjj2信号输出到第一步中的所有迭代处理模块;第j?1个迭代处理模块将外部接收到矩阵A的第j个列向量aj,矩阵A的第一个列向量a1和第一个对角处理模块输出的rjj2作为输入,得到下一次迭代矩阵A1的第j个列向量aj1;以此类推,最后通过三角处理模块处理后得到QR分解模块的输出信号rn?1,n。分解方法基于上述分解装置来实施。本发明具有原理简单、分解速度快、效率高等优点。

    一种基于MGS的QRD结构
    13.
    发明授权

    公开(公告)号:CN105847194B

    公开(公告)日:2019-05-03

    申请号:CN201610172198.0

    申请日:2016-03-24

    IPC分类号: H04L25/02

    摘要: 一种基于MGS的QRD结构,包括第一模块CORE_GEQRT和第二模块CORE_TTQRT,所述第一模块CORE_GEQRT用来对输入的2×2矩阵[a1,a2]通过MGS算法进行QR分解输出q1,r11,r22,sign(f(A)),r12,q2,其中[q1,q2]为Q矩阵、r11,r12,r22组成上三角矩阵R、sign(f(A))=(a21a12‑a11a22)/r11;将得到的两个R矩阵作为第二模块CORE_TTQRT的输入与[1,0;01]、[0,0;0,0]共同组成矩阵[a11,a12,1,0;0,a22,0,1;a31,a32,0,0;0,a42,0,0],最终得到4×2的矩阵。本发明具有结构简单、能够提高整体性能等优点。

    一种用于快速傅里叶变换的数据存储及调度方法

    公开(公告)号:CN105847213A

    公开(公告)日:2016-08-10

    申请号:CN201610173480.0

    申请日:2016-03-24

    IPC分类号: H04L27/26

    CPC分类号: H04L27/263

    摘要: 一种用于快速傅里叶变换的数据存储及调度方法,步骤为:S1:数据的输入端口从Data输入;输入对应的数据存储配置信息,数据先放入一个深度为4的存储块中;S2:在深度为4的数据队列中,假设当前队列的状态位是满状态,则开始将队列中的数据四路输入到DM模块中;S3:当前的DM模块中的数据数量达到要求时,启动DM模块,通过配置信息,将当前的4*4的空间数据流出;S4:经过一轮复数乘法与基四变换,数据通过队列开始输入到DM模块;S5:DM配置信息进行改变,修改输入端口;S6:通过改变DM配置信息改变输出,将输出端口修改后输出到数据队列中,得到正序的数据结果。本发明具有能使数据输出延时时钟数减少、使资源消耗减少等优点。

    面向CPU+GPU处理器的混合粒度一致性维护方法

    公开(公告)号:CN104615576A

    公开(公告)日:2015-05-13

    申请号:CN201510092458.9

    申请日:2015-03-02

    IPC分类号: G06F15/16

    摘要: 本发明公开了面向CPU+GPU处理器的混合粒度一致性维护方法,目的是解决CPU簇和GPU簇的二级缓存的一致性问题。技术方案是设计一个由粗粒度的域目录和细粒度的块目录组成的双目录结构,双目录结构嵌在L2Cache和主存通道之间,根据CPU簇和GPU簇发出的不同访存请求类型,若访存请求的初始来源为GPU,则采用GPU请求维护流程,若访存请求的初始来源为GPU,启动CPU请求维护流程,通过域目录和块目录相互通信并协作,完成一致性信息的更新和维护以及数据的传递,保证处理器访存的一致性。本发明能有效过滤GPU应用对一致性资源的竞争、减少GPU对CPU性能干扰、保证CPU数据精确记录,极大地提升CPU+GPU异构多核系统的处理性能,且能满足CPU应用对重要数据精细跟踪的需求。