-
公开(公告)号：CN115831752A
公开(公告)日：2023-03-21
申请号：CN202211501202.5
申请日：2022-11-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78
摘要： 本申请提供了一种半导体器件及其制备方法，该器件包括：第二部分衬底；位于第二部分衬底一侧的空洞层；位于空洞层远离第二部分衬底一侧的纳米片堆叠层；纳米片堆叠层包括多个纳米片形成的叠层；纳米片由半导体材料形成；纳米片形成的叠层构成多个导电沟道；环绕纳米片堆叠层周围的环绕式栅极；源漏极，位于纳米片堆叠层两端；源漏极的材料为掺杂导电元素的半导体材料。从而本申请通过设置空洞层，能够避免底部寄生沟道效应的影响，从而降低泄露电流和栅极电容的影响，能够进一步增加器件的电学性能。能很好的解决堆叠纳米片中自热效应带来的影响。有效的降低了漏致势垒降低效应，提高了亚阈值斜率、开关比等参数。
-
公开(公告)号：CN110224029B
公开(公告)日：2022-07-12
申请号：CN201910477236.7
申请日：2019-06-03
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明提出了一种半导体器件及其制作方法及包括该器件的电子设备，该半导体器件，包括：衬底，衬底为硅衬底或SOI衬底；SiGe鳍，形成在衬底上方，其中，SiGe鳍是在沿水平方向上含有不同Ge含量的SixGe1‑x/SiyGe1‑y/SizGe1‑z三明治结构，其中x取值为0.05~0.95，y取值为0.1~0.9，z取值为0.05~0.95；浅沟槽隔离区，设置在衬底上方并形成在SiGe鳍的相对侧上，SiGe鳍远离衬底的一端突出于浅沟槽隔离区。本发明提出一种不同Ge含量的类似于三明治结构的SixGe1‑x/SiyGe1‑y/SizGe1‑z的Fin的器件结构，可以通过调节Ge的含量，改变带隙，从而调节阈值，改善迁移率（有效质量改变）和漏电等电学性能。该发明可应用于FinFET或垂直纳米线等器件。
-
公开(公告)号：CN112649699B
公开(公告)日：2021-08-10
申请号：CN202011455709.2
申请日：2020-12-10
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 中国科学院微电子研究所
IPC分类号： G01R31/08
摘要： 本发明涉及芯片测试领域，提供一种确定器件故障点的测试方法及装置。所述确定器件故障点的测试方法包括：按时间顺序对器件的介质层施加恒定电压和脉冲电压；监测所述脉冲电压的变化情况，根据所述脉冲电压的变化情况确定所述器件的介质层是否被击穿；在确定所述器件的介质层被击穿这一时刻停止施加所述脉冲电压，根据所述介质层的击穿情况确定所述器件最早发生故障的故障点。本发明在器件介质层被击穿的最早时期，能够立即感知到电压的变化，并立即停止施加电压。此时器件介质层击穿损坏不严重，可根据损坏情况精确定位器件最早发生故障的故障点的位置，从而分析出导致失效的具体原因，促进设计改进和制造工艺改进。
-
公开(公告)号：CN112731073A
公开(公告)日：2021-04-30
申请号：CN202011455731.7
申请日：2020-12-10
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 中国科学院微电子研究所 , 中国科学院大学
IPC分类号： G01R31/12
摘要： 本发明涉及芯片测试领域，提供一种用于经时击穿测试的探针卡以及经时击穿测试方法。所述用于经时击穿测试的探针卡包括：印制电路板以及设置于所述印制电路板的探针，所述印制电路板设有用于输入经时击穿测试信号的输入端，还包括限流元件，所述探针的第一端通过所述限流元件连接所述印制电路板的输入端，所述探针的第二端用于输出所述经时击穿测试信号。本发明通过限流元件吸收器件栅氧化层被击穿时的瞬间大电流，防止器件内部的其它结构被损坏(击穿)，这种情况下器件处于早期损坏，容易确定早期损坏故障点的位置，有助于确定可靠性失效的根本原因。
-
公开(公告)号：CN111211110A
公开(公告)日：2020-05-29
申请号：CN202010038760.7
申请日：2020-01-14
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/528 , H01L23/532 , H01L21/768
摘要： 本发明公开一种电子器件及其制作方法、集成电路和电子设备，涉及集成电路制造技术领域，以采用含钴材料作为扩散阻挡层，降低导电互连结构的总电阻，提升导电互连结构的电传输特性。所述电子器件包括：衬底、形成在衬底上方的至少一层介电层以及至少一个导电互连结构。每层介电层开设至少一个互连过孔。至少一个互连过孔被至少一个导电互连结构一一对应贯穿。每个导电互连结构包括沿着互连过孔的孔深减小方向分布的扩散阻挡层和导电层。扩散阻挡层内含有钴材料。所述电子器件的制作方法应用于制作电子器件，所述电子器件应用于集成电路和电子设备中。
-
公开(公告)号：CN110335813A
公开(公告)日：2019-10-15
申请号：CN201910536868.6
申请日：2019-07-26
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/033
摘要： 本发明提供一种自对准双重图形的制备方法、硬掩模图案，涉及半导体制备技术领域，可以避免因颈缩问题造成后续形成的芯轴金属和非芯轴金属存在缺陷、布线不均匀等问题该自对准双重图形的制备方法，包括：在衬底上形成多个间隔且并排设置的芯轴；在相邻的两个所述芯轴之间形成至少两个第一填充结构，位于两个所述芯轴之间的所述第一填充结构与所述芯轴邻接；相邻两个所述芯轴之间的相邻所述第一填充结构之间间隔设置；在所述第一填充结构背离所述衬底一侧形成间隙壁，所述间隙壁与相邻两个所述第一填充结构围成一个非芯轴；所述第一填充结构与所述间隙壁的厚度之和不大于所述芯轴的厚度。
-
公开(公告)号：CN116598198A
公开(公告)日：2023-08-15
申请号：CN202310095894.6
申请日：2018-08-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/306 , B82Y40/00
摘要： 本发明实施例提供一种选择性刻蚀方法，该方法包括：提供包括利用改性剂在半导体材料层的表面的选定区域上形成一个或若干个原子层厚度的改性层；以及去除所述改性层。该方法实现了对半导体加工时的刻蚀厚度的精确控制，同时提高了刻蚀速率。
-
公开(公告)号：CN115763257A
公开(公告)日：2023-03-07
申请号：CN202211501996.5
申请日：2022-11-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78
摘要： 本申请提供了一种半导体器件及其制备方法，该器件包括：空气衬底，位于空气衬底表面一侧的纳米片堆叠层；纳米片堆叠层包括多个纳米片形成的叠层；纳米片由半导体材料形成；纳米片形成的叠层构成多个导电沟道；环绕纳米片堆叠层周围的环绕式栅极；源漏极，位于纳米片堆叠层两端；源漏极的材料为掺杂导电元素的半导体材料。从而本申请通过设置空气衬底，能够避免底部寄生沟道效应的影响，从而降低泄露电流和栅极电容的影响，能够进一步增加器件的电学性能。
-
公开(公告)号：CN113791325A
公开(公告)日：2021-12-14
申请号：CN202110898695.X
申请日：2021-08-05
申请人： 中国科学院微电子研究所
摘要： 本发明提供的一种半导体器件的应力测量装置以及应力测量方法，涉及半导体技术领域，包括：基台包括相对设置的第一台座和第二台座；第一承接件活动装配在第一台座上，第一承接件上活动装配有至少两个第一滚轴；第二承接件活动装配在第二台座上，第二承接件上活动装配有至少两个第二滚轴；两个第一滚轴相互平行并构成第一平面，两个第二滚轴相互平行并构成第二平面，第一平面与第二平面相互平行，第一承接件的移动轨迹与第一平面垂直，第二承接件的移动轨迹与第二平面垂直。在上述技术方案中，滚轴可以使晶圆试样内的半导体器件内部受到均匀的单轴应力，避免晶圆由于施加外力不当而断裂。
-
公开(公告)号：CN112649699A
公开(公告)日：2021-04-13
申请号：CN202011455709.2
申请日：2020-12-10
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 中国科学院微电子研究所 , 中国科学院大学
IPC分类号： G01R31/08
摘要： 本发明涉及芯片测试领域，提供一种确定器件故障点的测试方法及装置。所述确定器件故障点的测试方法包括：按时间顺序对器件的介质层施加恒定电压和脉冲电压；监测所述脉冲电压的变化情况，根据所述脉冲电压的变化情况确定所述器件的介质层是否被击穿；在确定所述器件的介质层被击穿这一时刻停止施加所述脉冲电压，根据所述介质层的击穿情况确定所述器件最早发生故障的故障点。本发明在器件介质层被击穿的最早时期，能够立即感知到电压的变化，并立即停止施加电压。此时器件介质层击穿损坏不严重，可根据损坏情况精确定位器件最早发生故障的故障点的位置，从而分析出导致失效的具体原因，促进设计改进和制造工艺改进。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.028 秒)