公开(公告)号：CN117556757A

公开(公告)日：2024-02-13

申请号：CN202311518820.5

申请日：2023-11-14

Applicant: 中国科学院计算技术研究所

Inventor： 常轶松 ,  陈欲晓 ,  张科 ,  陈飞羽 ,  齐乐 ,  陈明宇 ,  包云岗

IPC: G06F30/343 ,  G06F115/10

Abstract: 本发明提出一种FPGA加速仿真中内存行为确定性重放系统与方法。本发明设计了一种用于FPGA加速仿真的内存模型系统，并基于检查点技术和事务级确定性的保障方法精确保存目标系统中内存模型的事务级状态，无需考虑FPGA系统中物理内存控制器与内存器件与逻辑仿真中内存模型的差异，可实现FPGA硬件原型仿真平台与逻辑电路仿真软件工具间的状态迁移与确定性重放。

公开(公告)号：CN113973049B

公开(公告)日：2022-08-02

申请号：CN202111190477.7

申请日：2021-10-13

Applicant: 中国科学院计算技术研究所

Inventor： 张科 ,  王泽霖 ,  齐乐 ,  赵然 ,  常轶松 ,  王嵩岳

IPC: H04L41/08 ,  H04L41/0803 ,  H04L67/10 ,  H04L61/10 ,  G06F9/455

Abstract: 本发明提供一种FPGA集群，包括FPGA集群管理节点、FPGA节点以及FPGA容器编排系统，所述FPGA节点包括FPGA芯片、内存、NVMe固态硬盘以及网卡，其中FPGA容器编排系统包括运行FPGA集群管理节点上的容器编排系统调度进程以及运行在FPGA节点上的容器编排系统代理进程，其中所述容器编排系统调度进程用于将包含比特流文件的作业封装到容器镜像中提供给容器编排系统代理进程，所述容器编排系统代理进程用于将容器实例内包含的比特流文件配置到相应的FPGA可编程逻辑设备的可编程逻辑中。基于本发明的实施例，提供了一种异构计算集群的管理方法，既可以管理传统的CPU，又可以管理FPGA加速卡，并且可以提高FPGA可编程逻辑资源的利用率和集群的吞吐率。

公开(公告)号：CN113973049A

公开(公告)日：2022-01-25

申请号：CN202111190477.7

申请日：2021-10-13

Applicant: 中国科学院计算技术研究所

Inventor： 张科 ,  王泽霖 ,  齐乐 ,  赵然 ,  常轶松 ,  王嵩岳

IPC: H04L41/08 ,  H04L41/0803 ,  H04L67/10 ,  H04L61/10 ,  G06F9/455

Abstract: 本发明提供一种FPGA集群，包括FPGA集群管理节点、FPGA节点以及FPGA容器编排系统，所述FPGA节点包括FPGA芯片、内存、NVMe固态硬盘以及网卡，其中FPGA容器编排系统包括运行FPGA集群管理节点上的容器编排系统调度进程以及运行在FPGA节点上的容器编排系统代理进程，其中所述容器编排系统调度进程用于将包含比特流文件的作业封装到容器镜像中提供给容器编排系统代理进程，所述容器编排系统代理进程用于将容器实例内包含的比特流文件配置到相应的FPGA可编程逻辑设备的可编程逻辑中。基于本发明的实施例，提供了一种异构计算集群的管理方法，既可以管理传统的CPU，又可以管理FPGA加速卡，并且可以提高FPGA可编程逻辑资源的利用率和集群的吞吐率。

公开(公告)号：CN112597096A

公开(公告)日：2021-04-02

申请号：CN202011478343.0

申请日：2020-12-15

Applicant: 中国科学院计算技术研究所

Inventor： 张科 ,  齐乐 ,  陈明宇

IPC: G06F15/78 ,  G06F1/3234 ,  G06F1/324

Abstract: 本发明提出一种低功耗的FPGA部分可重构方法和装置。本发明方案所述的系统装置通过结合FPGA静态区逻辑的裁剪及重构切换技术、存储器控制接口休眠与动态时钟管理单元的时钟频率实时调整机制，有效地降低了FPGA静态逻辑区的无效功耗，同时也进一步避免了静态逻辑区长期工作在高频率状态所带来的散热与稳定性问题。