-
公开(公告)号：CN110808534B
公开(公告)日：2020-10-13
申请号：CN201911060943.2
申请日：2019-11-01
申请人： 北京大学
摘要： 本发明实施例提供的片上泵浦‑信号光共振的铒硅酸盐激光器及其制备方法，包括激光有源区和混合谐振腔，混合谐振腔加载在激光有源区的上表面；激光有源区由下至上依次设置有硅衬底层和增益介质层；增益介质层为氮化硅层与铒硅酸盐层交替结构，增益介质层的上下表面均为氮化硅层；混合谐振腔为条形波导结构，用于控制光场在激光有源区中沿波导方向传输，保证泵浦光与信号光在腔中同时进行谐振增强，以提高泵浦的吸收效率和信号光的谐振强度。通过采用铒硅酸盐化合物作为光增益材料，有效的提升了材料单位距离的光学增益；降低了波导的传输损耗；设置条形加载的谐振腔波导结构，解决了铒硅酸盐激光谐振腔的刻蚀困难的同时提高了激光的输出特性。
-
公开(公告)号：CN109309128A
公开(公告)日：2019-02-05
申请号：CN201811051919.8
申请日：2018-09-10
申请人： 北京大学
IPC分类号： H01L29/786
CPC分类号： H01L29/78606
摘要： 本发明实施例提供一种基于FDSOI的gg-NMOS器件，包括：沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零。本发明实施例通过在P型衬底上形成N阱注入区，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
-
公开(公告)号：CN102841300A
公开(公告)日：2012-12-26
申请号：CN201210342022.7
申请日：2012-09-14
申请人： 北京大学
IPC分类号： G01R31/26
摘要： 本发明提供一种测试MOS器件温度特性的结构及方法，所述结构包括：一个自带加热结构的待测试MOS器件和一个PN结，所述加热结构为围绕在MOS器件和PN结周围，且在一侧有开口的框型电阻结构。通过利用加热结构快速升温的特点，对MOS器件的局部进行加热，使得升温效果显著加快；只在进行一次温度校准后，通过改变施加在加热结构两端的电流或者电压，使得MOS器件的温度特性的测试一次性就能够完成，提高了温度特性测试的效率。
-
公开(公告)号：CN102169869B
公开(公告)日：2012-10-10
申请号：CN201110034388.3
申请日：2011-02-01
申请人： 北京大学
IPC分类号： H01L23/544 , H01L29/78 , G01R31/26
摘要： 本发明公开了一种用于检测MOS器件晶向相关性的可靠性测试结构及方法，该结构包括：两个MOS器件，所述两个MOS器件的源极、漏极分别连接，形成两个器件共同的源极和共同的漏极，所述两个MOS器件具有不同的晶向，且沟道宽度为W、沟道长度为L，W、L的值由两个MOS器件的栅极分别与共同的源漏区域的相对位置决定。本发明节省了可靠性测试结构的面积、缩短了可靠性测试的时间，并提高了可靠性测试的效率。
-
公开(公告)号：CN102522386A
公开(公告)日：2012-06-27
申请号：CN201110397002.5
申请日：2011-12-02
申请人： 北京大学
IPC分类号： H01L23/544 , G01R31/26
CPC分类号： H01L2924/0002 , H01L2924/00
摘要： 本发明公开了一种栅氧化层界面陷阱密度测试结构及测试方法，涉及MOS器件质量、可靠性测试技术领域，所述测试结构包括n型MOSFET及对应的p型栅氧化层电容，或者p型MOSFET及对应的n型栅氧化层电容；所述n型MOSFET与其对应的p型栅氧化层电容，以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。本发明采用同一测试结构便可完成对n和p型MOS器件栅氧化层界面陷阱密度的测试，且缩短了测量时间、提高了测试效率，降低了测试成本。
-
公开(公告)号：CN102520331A
公开(公告)日：2012-06-27
申请号：CN201110397005.9
申请日：2011-12-02
申请人： 北京大学
IPC分类号： G01R31/26
摘要： 本发明公开了一种用于STI型LDMOS器件的界面陷阱测试方法，涉及高压半导体器件可靠性技术领域，该方法在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压，同时施加栅极扫描电压，并测量衬底电流，由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。本发明直接利用STI型LDMOS器件为测试结构，节省了测试成本，且便于在测试中同时获取了STI区和沟道区界面陷阱的位置信息，且不对STI型LDMOS器件造成损伤。
-
公开(公告)号：CN111694093B
公开(公告)日：2021-08-10
申请号：CN202010482132.8
申请日：2020-05-29
申请人： 北京大学
IPC分类号： G02B6/10 , H04B10/291
摘要： 本发明实施例提供一种局部光放大的硅基光电子集成芯片及泵浦耦合方法，芯片包括光信号处理器件和传输波导，还包括增益层；增益层为在光信号处理器件上引出至少一根放大波导，在至少一根放大波导上蚀刻槽状结构且在槽状结构中填充增益材料形成的；和/或，在传输波导上蚀刻槽状结构，在槽状结构中填充增益材料形成的。本发明实施例对整个硅基光电子集成芯片中需要光放大的部分进行局部处理，填充增益材料，实现局部高性能的光放大，能有效补偿整个片上系统的传输损耗，为硅基光电子集成芯片引入可靠的片上放大。
-
公开(公告)号：CN111934196A
公开(公告)日：2020-11-13
申请号：CN202010600408.8
申请日：2020-06-28
申请人： 北京大学
摘要： 本发明实施例提供一种电驱动的片上集成掺铒波导放大器及其制备方法，包括：在光路上依次设置的硅衬底、DBR底部反光镜、光波导、增益介质层、DBR顶部反光镜、键合层、Ⅲ-Ⅴ族泵浦层，Ⅲ-Ⅴ族泵浦层通过电致发光产生泵浦光，在信号光传输的相交方向上间接电驱动增益介质层产生放大，Ⅲ-Ⅴ族半导体光源通过外延生长或者贴片键合的方式集成到键合层上；DBR底部反光镜与DBR顶部反光镜构成DBR谐振腔，提高增益介质层中的泵浦功率；光波导与增益介质层形成混合波导结构。本发明采用III-V族半导体激光器作为泵浦，实现了电致发光；III-V族半导体激光器采用生长或贴片键合的方式集成到光波导放大器上，工艺简单，成本低。
-
公开(公告)号：CN109309128B
公开(公告)日：2020-11-03
申请号：CN201811051919.8
申请日：2018-09-10
申请人： 北京大学
IPC分类号： H01L29/786
摘要： 本发明实施例提供一种基于FDSOI的gg‑NMOS器件，包括：沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零。本发明实施例通过在P型衬底上形成N阱注入区，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
-
公开(公告)号：CN111694093A
公开(公告)日：2020-09-22
申请号：CN202010482132.8
申请日：2020-05-29
申请人： 北京大学
IPC分类号： G02B6/10 , H04B10/291
摘要： 本发明实施例提供一种局部光放大的硅基光电子集成芯片及泵浦耦合方法，芯片包括光信号处理器件和传输波导，还包括增益层；增益层为在光信号处理器件上引出至少一根放大波导，在至少一根放大波导上蚀刻槽状结构且在槽状结构中填充增益材料形成的；和/或，在传输波导上蚀刻槽状结构，在槽状结构中填充增益材料形成的。本发明实施例对整个硅基光电子集成芯片中需要光放大的部分进行局部处理，填充增益材料，实现局部高性能的光放大，能有效补偿整个片上系统的传输损耗，为硅基光电子集成芯片引入可靠的片上放大。
-
-
-
-
-
-
-
-
-
搜索结果
57 条记录 (耗时 0.065 秒)