公开(公告)号：CN109478162B

公开(公告)日：2023-01-03

申请号：CN201680087491.5

申请日：2016-09-26

Applicant: 株式会社日立制作所

Inventor： 池田康浩 ,  植松裕 ,  冈部骏吾 ,  稻村昭宏 ,  岩崎隆彦 ,  小川纯司

IPC: G06F12/06 ,  G11C11/413

Abstract: 本发明提供一种半导体存储装置，其无需对通用存储控制器追加信号线就能够增加可选择的芯片数。半导体存储装置包括：存储控制器；多个存储器芯片；选择部，其与上述存储控制器连接，并且能够选择上述多个存储器芯片中的任意者来与上述多个存储器芯片连接；和切换部，其与上述存储控制器和上述选择部连接。上述存储控制器与上述选择部通过传输从上述存储控制器输出的用于选择上述存储器芯片的第一信号的信号线连接。上述存储控制器与上述切换部通过传输从上述存储控制器输出的用于选择上述存储器芯片的第二信号的信号线连接。

公开(公告)号：CN109348730A

公开(公告)日：2019-02-15

申请号：CN201580081673.7

申请日：2015-09-18

Applicant: 株式会社日立制作所

Inventor： 池田康浩 ,  植松裕 ,  押见匡贡

IPC: G06F13/16

Abstract: 存储器控制器利用同一总线信号线向多个存储器装置的每一个传送指令、地址和数据，并在信号线中配置信号，使得利用多个存储器装置公共的存储器公共信号线来传送用于识别总线信号线中的指令、地址和数据的识别信号。存储器控制器在以识别信号表示数据并利用总线信号线向第1存储器装置转送数据时，对第1存储器装置中断数据的转送，并以识别信号表示指令来发行针对第2存储器装置的指令，以识别信号表示地址来发行针对第2存储器装置的地址。

公开(公告)号：CN102461359B

公开(公告)日：2015-04-01

申请号：CN201080024526.3

申请日：2010-05-26

Applicant: 株式会社日立制作所

Inventor： 中村聪 ,  须贺卓 ,  植松裕

IPC: H05K9/00 ,  G01R29/26 ,  G01R31/00

CPC classification number: G01R31/001 ,  G01R29/26 ,  G01R31/281 ,  H05K1/0215 ,  H05K1/0234 ,  H05K1/141 ,  H05K3/325 ,  H05K9/0039 ,  H05K9/0069 ,  H05K2201/10022 ,  H05K2201/10409 ,  H05K2201/2036

Abstract: 抑制在壳体内流过搭载有电子部件的基板的噪声电流，防止电子设备的错误动作。利用金属衬垫件(108)及螺钉(104)对搭载有电子部件的基板(103)和壳体(102)进行固定。在金属衬垫件(108)和基板(103)之间配置有以绝缘物为基材的噪声抑制构件(100)。在噪声抑制构件(100)的靠金属衬垫件侧形成有第1导电膜，在噪声抑制构件(100)的靠基板侧形成有第2导电膜，在第1导电膜和第2导电膜之间配置有电阻构件(101)。利用该电阻构件能够抑制自壳体流入基板的噪声电流。