-
公开(公告)号：CN114745342A
公开(公告)日：2022-07-12
申请号：CN202011547219.5
申请日：2020-12-24
Applicant: 瑞昱半导体股份有限公司
IPC: H04L47/625 , H04L47/52 , H04L47/24
Abstract: 本发明涉及一种分时多任务排程器，能够决定N个封包传输需求者的一服务顺序。所述分时多任务排程器包括N个当前计数值产生器与一最早届期排程器。所述N个当前计数值产生器分别用来服务所述N个封包传输需求者，并依据所述N个封包传输需求者的参数、所述最早届期排程期先前产生的一最近排程结果、以及一默认计数规则产生N个当前计数值。所述最早届期排程器用来依据所述N个当前计数值与一默认紧急度判断规则产生一当前排程结果用于决定所述服务顺序，所述N个当前计数值中的一极值关联所述N个封包传输需求者的其中之一，所述最早届期排程器依据所述默认紧急度判断规则选择此需求者作为一最优先对象。
-
公开(公告)号：CN111447154A
公开(公告)日：2020-07-24
申请号：CN201910044955.X
申请日：2019-01-17
Applicant: 瑞昱半导体股份有限公司
IPC: H04L12/861 , H04L12/933
Abstract: 本发明公开了一种设置在一交换器内的电路以及一种管理一交换器中一存储器的方法，所述电路包含有一存储器以及一控制电路。该存储器包含至少一第一区域以及一第二区域，其中该第一区域用来提供多个出口序列的每一个出口序列的一最小保证存储空间，且该第二区域用来提供所述多个出口序列的一共用存储空间；以及当该交换器的一输入端接收到一输入封包并将该输入封包存储至该存储器时，该控制电路根据该输入封包所需被转发至出口序列的数量，以动态地决定该第二区域的大小。
-
公开(公告)号：CN114785741B
公开(公告)日：2024-04-16
申请号：CN202110088571.5
申请日：2021-01-22
Applicant: 瑞昱半导体股份有限公司
IPC: H04L47/2441
Abstract: 一种数据流分类装置包括一转发电路与一设定电路。所述转发电路依据一输入数据流的辨识信息查询一查找表以得知所述输入数据流的分类，再据以标示它的封包，然后输出这些封包至一缓冲电路；若所述输入数据流的辨识信息未包括于所述查找表，所述转发电路依据一默认分类标示所述输入数据流的封包再将其输出，并将所述输入数据流的辨识信息加入所述查找表。所述设定电路依据所述缓冲电路的队列长度与一目标长度决定一大象流流量门限。所述设定电路另依据所述转发电路记录于所述查找表的多道数据流的流量信息得知这些数据流的流量，再依据这些数据流的流量与所述大象流流量门限之间的比较来决定这些数据流的分类，并将这些数据流的分类存储于所述查找表。这些数据流包括所述输入数据流。
-
公开(公告)号：CN111447154B
公开(公告)日：2023-06-23
申请号：CN201910044955.X
申请日：2019-01-17
Applicant: 瑞昱半导体股份有限公司
IPC: H04L49/103 , H04L49/90
Abstract: 本发明公开了一种设置在一交换器内的电路以及一种管理一交换器中一存储器的方法，所述电路包含有一存储器以及一控制电路。该存储器包含至少一第一区域以及一第二区域，其中该第一区域用来提供多个出口序列的每一个出口序列的一最小保证存储空间，且该第二区域用来提供所述多个出口序列的一共用存储空间；以及当该交换器的一输入端接收到一输入封包并将该输入封包存储至该存储器时，该控制电路根据该输入封包所需被转发至出口序列的数量，以动态地决定该第二区域的大小。
-
公开(公告)号：CN113992606A
公开(公告)日：2022-01-28
申请号：CN202011143854.7
申请日：2020-10-23
Applicant: 瑞昱半导体股份有限公司
IPC: H04L49/201 , H04L49/9057 , H04L49/65
Abstract: 本发明公开一种用于多播封包复制的复制串列表结构，包括多个项目。每一项目包含第一字段、第二字段、第三字段和第四字段。针对这些项目的每一者，第一字段用来宣告该项目是否为一程序执行的结束，第二字段用来宣告第四字段作为指示交换机该如何去修改封包标头的第一形态字段，或者作为指示串列跳跃到其他项目的第二形态字段，且第三字段则预设作为指示交换机该如何去修改封包标头的第一形态字段。
-
Patent Agency Ranking
公开(公告)号：CN113923138A
公开(公告)日：2022-01-11
申请号：CN202010646439.7
申请日：2020-07-07
Applicant: 瑞昱半导体股份有限公司
IPC: H04L43/0829 , G06F16/2455 , G06F16/22
Abstract: 一种通信装置以及网络管理方法。通信装置经配置以接收一数据流。通信装置包括监控端口以及封包处理器。监控端口经配置以接收一数据流的封包。封包处理器耦合在监控端口，其中封包处理器经配置以计算封包的摘要值，以及根据封包的摘要值计算出封包的标识符，在查找表中查找关联标识符的状态值，以判断是否已记录该数据流的丢弃事件。
-
公开(公告)号：CN110505137A
公开(公告)日：2019-11-26
申请号：CN201810470616.3
申请日：2018-05-16
Applicant: 瑞昱半导体股份有限公司
Inventor： 吕国正
IPC: H04L12/46
Abstract: 本发明披露了一种功能扩展式有线网络装置，能利用一外部电路执行一以太网络装置不支持/停止支持的作业。该有线网络装置的一实施例包含一以太网络交换机与一现场可编程门阵列(FPGA)。该交换机包含多个以太网络端口，包括一指定端口与一第一端口，该交换机从该第一端口接收一第一封包，并于该第一封包符合一预定条件时，修改该第一封包以输出一第二封包至该指定端口。该FPGA从该指定端口接收该第二封包，并依据该第二封包中该交换机所做的一第一修改，处理该第二封包以输出一第三封包至该指定端口。该交换机从该指定端口接收该第三封包，并依据该第三封包中该FPGA所做的一第二修改，处理该第三封包以输出一第四封包至该多个以太网络端口的其中之一。
-
公开(公告)号：CN116244215A
公开(公告)日：2023-06-09
申请号：CN202111482249.7
申请日：2021-12-07
Applicant: 瑞昱半导体股份有限公司
Inventor： 吕国正
Abstract: 一种数据包处理加速装置包括中央处理器(CPU)、紧密耦合存储器(TCM)、缓冲区描述符(BD)预取电路以及BD写回电路。该BD预取电路读取存储器(DRAM)的一个接收BD环的接收BD，再将它们写入该TCM的接收数据包信息环；该BD预取电路还读取该DRAM的一个数据包缓冲区的接收表头数据，再将它们写入该接收数据包信息环。该CPU存取该TCM，以读取以及处理该接收BD与该接收表头数据，并产生传送BD与传送表头数据，然后将它们写入该TCM的传送数据包信息环。该BD写回电路读取该传送数据包信息环的该传送BD，再将它们写入该DRAM的传送BD环；该BD写回电路还读取该传送数据包信息环的该传送表头数据，再将它们写入数据包缓冲区。该CPU存取该TCM而非该DRAM，因此能够减少延迟。
-
公开(公告)号：CN114827042A
公开(公告)日：2022-07-29
申请号：CN202110090174.1
申请日：2021-01-22
Applicant: 瑞昱半导体股份有限公司
IPC: H04L47/2441 , H04L61/2592
Abstract: 一种数据流分类装置包括一转发电路与一设定电路。所述转发电路依据一输入数据流的辨识信息查询一查找表，以得知所述输入数据流的分类，再据以标示所述输入数据流的封包，然后输出这些封包至一缓冲电路。所述设定电路用来接收并存储多道数据流的辨识信息与流量信息，并据以计算这些数据流的流量，这些数据流包括所述输入数据流。所述设定电路另用来依据所述缓冲电路的一目前队列长度与一目标队列长度决定一大象流流量门限，从而依据这些数据流的流量与所述大象流流量门限之间的比较来决定这些数据流的分类，并将这些数据流的分类存储于所述查找表。
-
公开(公告)号：CN114785741A
公开(公告)日：2022-07-22
申请号：CN202110088571.5
申请日：2021-01-22
Applicant: 瑞昱半导体股份有限公司
IPC: H04L47/2441
Abstract: 一种数据流分类装置包括一转发电路与一设定电路。所述转发电路依据一输入数据流的辨识信息查询一查找表以得知所述输入数据流的分类，再据以标示它的封包，然后输出这些封包至一缓冲电路；若所述输入数据流的辨识信息未包括于所述查找表，所述转发电路依据一默认分类标示所述输入数据流的封包再将其输出，并将所述输入数据流的辨识信息加入所述查找表。所述设定电路依据所述缓冲电路的队列长度与一目标长度决定一大象流流量门限。所述设定电路另依据所述转发电路记录于所述查找表的多道数据流的流量信息得知这些数据流的流量，再依据这些数据流的流量与所述大象流流量门限之间的比较来决定这些数据流的分类，并将这些数据流的分类存储于所述查找表。这些数据流包括所述输入数据流。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.023 seconds)
