-
公开(公告)号:CN1376960A
公开(公告)日:2002-10-30
申请号:CN02114546.6
申请日:2002-04-27
申请人: 西安交通大学
摘要: 本发明公开了一种高速视频处理接口控制器及其设计方法,由输入缓存(import Buffer)、输出缓存(OutputBuffer),读请求(Read Beg),写请求(Write Beg),SDRAM命令产生(SDRAM Command Gnerator),仲裁(Arbitrate),地址产生(AddressGenerator)及地址映射(Address Map)几部分功能模块组成。片外帧存储器存贮了视频处理所需要的几帧图像,接口中的输入、输出缓存在芯片内的处理部分与芯片外的SDRAM帧存储器之间形成数据交换接口,芯片外SDRAM的读写操作的发生是通过“被动呼唤”的设计策略完成的。在运动估计的算法实现中:(1)只与每一执行的时间循环同步,即同步于每一新帧的开始;(2)数据输入和输出的次序一定且不变;(3)在同一时间内需要得到2帧的视频数据;采用本发明能够使帧存储器存取功耗的降低。
-
公开(公告)号:CN1375992A
公开(公告)日:2002-10-23
申请号:CN02114547.4
申请日:2002-04-27
申请人: 西安交通大学
IPC分类号: H04N7/01
摘要: 本发明公开了一种数字化处理电视中逐行扫描电视信号的自适应补偿算法。该算法可以很好的消除在将现行隔行扫描电视信号转换为逐行扫描电视信号的过程中所产生的运动失真。该算法包括运动与静止检测算法、运动补偿算法和边缘厂保护算法三个部分。运动与静止的检测算法的目的是将电视信号中的运动物体和静止物体区分开来;运动补偿算法是对电视信号中运动物体进行有效的补偿,使得补偿后的图像的主观效果得到大大改善;边缘场保护算法是为了弥补在运动部分与静止部分边缘的交界处所产生的补偿失真。本发明在算法的实现上充分考虑硬件的实现因素。算法中的运算都只涉及运算速度最快的加法和减法运算,所以使得该算法具有实时、高效的特点。
-
公开(公告)号:CN1187699C
公开(公告)日:2005-02-02
申请号:CN03114603.1
申请日:2003-04-07
申请人: 西安交通大学
IPC分类号: G06F17/50
摘要: 本发明公开了一种JPEG2000的TAGTREE编码器的VLSI设计方法,它能有效地将算术编码后码流各自所在的层和位平面信息编码到包头中。采用了固定子父节点的访问关系,简化了地址发生器的设计,同时根据无效位平面和包含信息两种TAGTREE的不同特点,设计两个不同的TAGTREE编码器在必要的时候并行进行编码。通过Verilog仿真结果证实:这种设计方法简化了地址发生器的设计,而存储空间并没有增加,两种TAGTREE编码器也能进行有效的编码。
-
公开(公告)号:CN1145356C
公开(公告)日:2004-04-07
申请号:CN02114547.4
申请日:2002-04-27
申请人: 西安交通大学
IPC分类号: H04N7/01
摘要: 本发明公开了一种数字化处理电视中逐行扫描电视信号的自适应补偿算法。该算法可以很好的消除在将现行隔行扫描电视信号转换为逐行扫描电视信号的过程中所产生的运动失真。该算法包括运动与静止检测算法、运动补偿算法和边缘厂保护算法三个部分。运动与静止的检测算法的目的是将电视信号中的运动物体和静止物体区分开来;运动补偿算法是对电视信号中运动物体进行有效的补偿,使得补偿后的图像的主观效果得到大大改善;边缘场保护算法是为了弥补在运动部分与静止部分边缘的交界处所产生的补偿失真。本发明在算法的实现上充分考虑硬件的实现因素。算法中的运算都只涉及运算速度最快的加法和减法运算,所以使得该算法具有实时、高效的特点。
-
公开(公告)号:CN1448848A
公开(公告)日:2003-10-15
申请号:CN03114600.7
申请日:2003-04-07
申请人: 西安交通大学
IPC分类号: G06F12/00
摘要: 本发明公开了一种用于提升小波快速算法VLSI实现的存储器控制方法,对于m/n拍小波(这里,m为低通滤波器阶数,n为高通滤波器阶数),M×N的输入图像,使用m+2个M大小的寄存器,接收串行的输入,并行输出数据,使得行变换和列变换能够流水线的进行;采用了控制寄存器写的方式进行列的前端扩展,有别于以往的先对数据进行寄存然后进行扩展的方式,节省了存储空间,并且提高了变换的速度;采用了控制寄存器写和对称补齐的方式进行列的后端扩展。本发明通过采用并行的嵌入式缓存,将串行的输入转化为并行的输出,实现了小波行列变换间的流水操作,并且完全通过对寄存器的读写控制,实现了行数据的前端和后端扩展,结构简单,提高了运行速度。
-
-
-
-