-
公开(公告)号:CN109259430A
公开(公告)日:2019-01-25
申请号:CN201811227794.X
申请日:2018-10-22
申请人: 泰州市宝利电气有限公司
发明人: 缪静
CPC分类号: A47B21/00 , G06F15/7803
摘要: 本发明公开了一种简易的单板机,包括工作台、传动机构及操作面板,所述操作台设置为长方体空心结构,操作台与传动机构通过管道连接,所述传动机构与操作面板连接,所述操作面板与操作台之间设置伸缩杆,所述伸缩杆可在外力干预的状态下将操作面板收藏在工作台内,本发明一种简易的单板机,便于现场操作,操作简便,实用性强,本发明结构简单,设计合理,广泛适用于单板机生产制造行业。
-
公开(公告)号:CN109032991A
公开(公告)日:2018-12-18
申请号:CN201810908054.6
申请日:2018-08-10
申请人: 广州友善电子科技有限公司
CPC分类号: G06F13/4068 , G06F15/7803
摘要: 本发明公开了一种超小尺寸的AIR集成电路板,包括CPU,所述CPU连接有若干等间距排针座、WIFI蓝牙模块、eMMC芯片、DVP摄像头、时钟振荡器、音频接口、调试接口、随机存储器、TF卡、LED、MicroUSB和复位芯片。本发明在保证用户方便使用的前提下,只使用了一个MicroUSB接口、一个TF卡接口、一个DVP摄像头接口和一个IPEX WIFI天线接口,直接将串口、SPI、I2C、I2S、Audio、GPIO等硬件接口从H3芯片的管脚引出到等间距排针,即方便用户扩展使用,又减小了电路板尺寸。
-
公开(公告)号:CN108710599A
公开(公告)日:2018-10-26
申请号:CN201810593084.2
申请日:2018-06-11
申请人: 山东超越数控电子股份有限公司
CPC分类号: G06F15/7803 , G06F13/4068
摘要: 本发明公开了一种基于FPGA的雷达高速记录板卡,包括RapidIO接口,FPGA控制模块,DDR3缓存模块,NandFlash存储阵列,网络管理模块以及健康管理模块;所述的RapidIO接口,DDR3缓存模块,NandFlash存储阵列,网络管理模块以及健康管理模块分别通过数据线与FPGA控制模块连接。本发明的一种基于FPGA的雷达高速记录板卡和现有技术相比,具有设计合理、结构简单、使用方便等特点,采用Vertex7 FPGA做为核心控制单元,大大提升了处理性能,核心带宽可达3.5GB/s,满足高速雷达采集的记录要求。
-
公开(公告)号:CN107967236A
公开(公告)日:2018-04-27
申请号:CN201711202535.7
申请日:2017-11-27
申请人: 国营芜湖机械厂
CPC分类号: G06F15/7803 , G06F8/22 , G06F11/362
摘要: 本发明涉及一种基于MPC7410处理器的VxWorks系统板及其软件设计方法,包括时钟模块、下载模块、复位电路模块、电源模块、主芯片模块、桥与存储器控制模块、串口模块、网口模块,主芯片模块采用MPC7410为核心的CPU,桥与存储器控制模块用于系统板的桥接与内存管理以及PCI总线管理,串口模块连接桥与存储器控制模块用于打印调试信息,网口模块用于下载VxWorks系统镜像文件。本发明还配套有BSP文件设计方法与软件调试方法,本发明所涉及的基于MPC7410处理器的VxWorks系统板不仅可以系统掌握基于MPC7410处理器的VxWorks系统设计、开发及其启动方法,而且也可为其它MPC系列处理器的VxWorks系统板设计提供技术参考,能够为新型机载VxWorks系统的PowerPC处理器板的测试与修理提供技术支撑。
-
公开(公告)号:CN106970894A
公开(公告)日:2017-07-21
申请号:CN201710262414.5
申请日:2017-04-20
申请人: 广东浪潮大数据研究有限公司
CPC分类号: G06F15/7803 , G06F1/3293
摘要: 本发明提供一种基于Arria10的FPGA异构加速板卡,包括FPGA芯片,与FPGA芯片连接的光口模块、内存通道模块、PCIE主机接口、配置模块、电源转换模块、时钟模块、LED指示模块、板上USB Blaster,与板上USB Blaster连接的Micro USB连接器;电源转换模块还与光口模块、内存通道模块、PCIE主机接口连接,时钟模块还与板上USB Blaster通过JTAG调试接口连接。本发明采用CPU+FPGA异构加速计算,FPGA功耗在35W以下,能效是GPU的5倍以上,CPU+FPGA异构加速计算拥有更低时延和更快加速性能,在互联网时代的大数据和云计算领域将替代CPU+GPU。
-
公开(公告)号:CN105981004A
公开(公告)日:2016-09-28
申请号:CN201380080557.4
申请日:2013-11-27
申请人: 英特尔公司
IPC分类号: G06F15/76
CPC分类号: G06F15/7803 , G06F11/1068 , G06F11/108 , G06F11/1092 , G06F11/1662 , G06F11/3485 , G06F2201/805
摘要: 实现能够便于维修计算机系统中存储器组件的服务器架构的系统及方法。所述系统及方法采用非易失性存储器/存储模块,其包括能够用于系统存储器及大容量存储、以及固件存储器的非易失性存储器(NVM)。计算机系统的前或后加载底板中能够接收相应NVM/存储模块。所述系统及方法进一步采用单、双或四插槽处理器,其中每个处理器由一个或者更多存储器和/或输入/输出(I/O)信道可通信地耦合到安置于前或后加载底板中的NVM/存储模块中的至少一些。通过采用能够接收在计算机系统的前或后加载底板中的NVM/存储模块,所述系统及方法提供在此之前实现常规服务器架构的计算机系统中所不可实现的存储器组件的可维修性。
-
公开(公告)号:CN108197067A
公开(公告)日:2018-06-22
申请号:CN201810019320.X
申请日:2018-01-09
申请人: 成都普诺科技有限公司
IPC分类号: G06F15/173 , G06F15/78 , G06F11/14 , H04B1/00 , H04B1/16
CPC分类号: G06F15/7803 , G06F11/1438 , G06F15/173 , H04B1/0067 , H04B1/1638
摘要: 本发明公开了用于中频信号收集处理的系统,包括电源模块、中频采集处理模块、单板计算机和8选一射频开关及滤波模块;中频采集处理模块采用XMC AD采集模块,XMC AD采集模块包括前端AD采集部分和FPGA数据处理传输部分构成;信号首先8路中频输入数据经过8选一模拟选择开关,选中其中一路中频送到中频采集处理模块中频采集处理模块完成单通道中频信号的采集,并经过板载的FPGA进行实时FFT运算,产生的频谱数据实时上传到单板计算机。能够采集8路中频信号,以时分方式进行遍历扫描,通过FPGA将采集到的信号进行处理并打上通道标志之后,将数据上传到单板计算机;在单板计算机中能够对设备功能进行控制和参数设置,并且能够对FPGA上传的数据做应用处理后进行显示。
-
公开(公告)号:CN108196906A
公开(公告)日:2018-06-22
申请号:CN201711466395.4
申请日:2017-12-28
申请人: 京信通信系统(中国)有限公司 , 京信通信系统(广州)有限公司 , 京信通信技术(广州)有限公司 , 天津京信通信系统有限公司
发明人: 边庆宏
CPC分类号: G06F9/44521 , G06F15/7803
摘要: 本发明实施例提供一种用户指令处理方法及嵌入式设备,用以解决现有技术中存在嵌入式设备实现用户自定义bootloader功能的操作过程较为复杂的技术问题。其中,用户指令处理方法包括获取用户通过bootloader程序模块的用户指令窗口录入的第一用户指令,第一用户指令为用户自定义的bootloader功能的可编程指令;解析第一用户指令,获得bootloader功能参数和多个命令码;其中,bootloader功能参数用于指示多个命令码中每个命令码的命令执行格式;基于bootloader功能参数,执行多个命令码,以实现自定义bootloader功能。
-
公开(公告)号:CN107766286A
公开(公告)日:2018-03-06
申请号:CN201710894280.9
申请日:2017-09-28
申请人: 浙江大学
IPC分类号: G06F15/78
CPC分类号: G06F15/7803
摘要: 本发明公开了一种基于FPGA的板上系统实现方法,包括步骤:S1、建立处理器模块:处理器模块包括控制器和数据通路;S2、建立FPGA设备模块:FPGA设备模块包括PS/2接口、RS232接口、VGA接口、7段LED显示屏、LED显示屏、Switch、Button、片上ROM、总线接口以及IO控制逻辑;S3、建立板上存储器模块:板上存储器模块包括VRAM和内存;S4、将处理器模块、FPGA设备模块、存储器模块的电路综合为流文件,烧写到FPGA上。本发明有两方面优点:实现效率高,FPGA所提供的硬件资源丰富,可快速将设计好的计算机系统硬件在FPGA上实现,实现效率更高;灵活性高,由于FPGA是可重配置的,当计算机系统硬件的部分硬件参数发生变化时,可在运行时进行重新配置,即通过FPGA实现的计算机系统硬件更加灵活。
-
公开(公告)号:CN107710238A
公开(公告)日:2018-02-16
申请号:CN201680038445.6
申请日:2016-06-27
申请人: 微软技术许可有限责任公司
CPC分类号: G06N3/084 , G06F15/7803 , G06F15/7821 , G06N3/063 , G06N3/08 , G06N5/025
摘要: 提供一种用于在加速组件上处理深度神经网络的方法。该方法包括配置加速组件以执行深度神经网络的前向传播和后向传播阶段。加速组件包括布置在集成电路封装中的加速组件裸片和存储器堆栈。存储器堆栈具有大于约50GB/秒的存储器带宽和大于约20MB/秒/mW的功率效率。
-
-
-
-
-
-
-
-
-