-
公开(公告)号:CN103729228B
公开(公告)日:2018-05-11
申请号:CN201310473475.8
申请日:2013-10-11
申请人: 三星电子株式会社 , 首尔大学校产学协力团
摘要: 公开了一种编译程序的方法以及任务映射方法和任务调度方法。提供一种编译将在多核处理器上执行的程序的方法。所述方法可包括:通过将任务映射到源处理元件(PE)和目标PE并选择用于将所述任务从源PE发送到目标PE的通信方案来产生初始解决方案,对包括在初始解决方案中的映射和通信方案进行近似优化,调度所述任务,其中,在编译处理中指定通信方案。
-
公开(公告)号:CN101739281B
公开(公告)日:2015-04-22
申请号:CN200910205412.8
申请日:2009-10-23
申请人: 埃森哲环球服务有限公司
IPC分类号: G06F9/45
CPC分类号: G06F9/5066 , G06F8/45
摘要: 本发明涉及用于机器集群的并行编程的基础架构。具体地,GridBatch提供了一种基础架构框架,其为程序员隐藏了开发实现并行化计算的逻辑和编程应用的详细的复杂性和负担。程序员可以使用GridBatch来实现并行化的计算操作,这些操作最小化了网络带宽要求,并高效地划分以及协调多处理器配置中的计算处理。GridBatch提供了有效且方便的方法,来使用实现最高性能结果的经济可用的多处理器配置快速构建并行化应用。
-
公开(公告)号:CN102197376B
公开(公告)日:2014-01-15
申请号:CN200980142515.2
申请日:2009-08-24
申请人: 国际商业机器公司
IPC分类号: G06F9/45
摘要: 本发明提供一种源代码处理方法、系统及程序。本发明为了提供在多处理器系统中通过并行化来使程序的执行高速化的技术而对想要高速化的程序的关键路径适当进行切分,分成其他进程来分配给各个处理器。本发明的处理程序读取由多个处理块构成的想要高速化的程序源代码,并对关键路径的所有可能的切分进行测试,找出使作为结果的所切分处理块的流程的处理时间最短的切分。据此获得多个处理块组。如此分割生成的各个模块组被编译而按执行环境被分配给各个处理器。
-
公开(公告)号:CN103246507A
公开(公告)日:2013-08-14
申请号:CN201310049230.2
申请日:2013-02-07
申请人: 国际商业机器公司
摘要: 开发在包括通过一个或多个数据通信网络耦接用于数据通信的多个计算节点的并行计算机中执行的集合操作,包括:由集合开发工具接收要开发的目标集合操作的详细说明;由该集合开发工具接收该目标集合操作将在其中执行的并行计算机的计算机硬件特性的详细说明;由该集合开发工具依赖于该计算机硬件特性的详细说明以及指定基于计算机硬件特性的集合基元的选择标准的预定规则集,自动地、无需用户交互地、对于该目标集合操作的每个阶段重复地选择集合基元;以及由该集合开发工具依赖于所选的集合基元产生目标集合操作。
-
公开(公告)号:CN102197376A
公开(公告)日:2011-09-21
申请号:CN200980142515.2
申请日:2009-08-24
申请人: 国际商业机器公司
IPC分类号: G06F9/45
摘要: 本发明提供一种源代码处理方法、系统及程序。本发明为了提供在多处理器系统中通过并行化来使程序的执行高速化的技术而对想要高速化的程序的关键路径适当进行切分,分成其他进程来分配给各个处理器。本发明的处理程序读取由多个处理块构成的想要高速化的程序源代码,并对关键路径的所有可能的切分进行测试,找出使作为结果的所切分处理块的流程的处理时间最短的切分。据此获得多个处理块组。如此分割生成的各个模块组被编译而按执行环境被分配给各个处理器。
-
公开(公告)号:CN101403978A
公开(公告)日:2009-04-08
申请号:CN200810166027.2
申请日:2008-09-28
申请人: 埃森哲环球服务有限公司
发明人: 刘欢
IPC分类号: G06F9/46
CPC分类号: G06F17/30445 , G06F8/45
摘要: 本公开涉及一种用于机器集群的并行编程的基础构造。具体地,GridBatch提供一种基础构造框架,该基础构造框架隐藏了程序员实现详细并行化计算的开发逻辑及编程应用的复杂性和负担。程序员可以使用GridBatch来实现并行化的计算操作,并行化计算操作可使网络带宽需求最小化,并且在多处理器配置中有效地划分和协调计算性处理。GridBatch提供了一种有效和轻便的方法,以便使用经济可行的多处理器配置来快速建立并行化应用,以实现最高性能结果。
-
公开(公告)号:CN100392602C
公开(公告)日:2008-06-04
申请号:CN200480006197.4
申请日:2004-02-23
申请人: 思科技术公司
发明人: 小肯尼思·H·波特
CPC分类号: G06F9/4843 , G06F8/45
摘要: 一种系统和方法保持多线程处理系统中多个线程之间的顺序。可被放置在中间网络设备处的处理系统有多个处理器,每个处理器支持多个线程。排序系统包括分发器、顺序管理器和线程客户端,其中分发器向自由线程分配工作,如处理接收的分组,顺序管理器跟踪线程的相对顺序,线程客户端与每个线程相关联,用于加强确定的顺序。要由处理系统处理的分组被顺序管理器基于所选的属性分配到初始顺序组,并且共享相同属性值的那些分组被分配到相同顺序组。在处理期间,线程可响应于分组的其他属性请求重新分配到其他顺序组。顺序管理器优选地管理线程在顺序组之间的切换,并确保每个顺序组内的线程顺序处理其分组。
-
公开(公告)号:CN1783014A
公开(公告)日:2006-06-07
申请号:CN200510123672.2
申请日:2005-11-18
申请人: 国际商业机器公司
发明人: J·K·P·奥布赖恩 , K·M·奥布赖恩
IPC分类号: G06F9/45
CPC分类号: G06F8/45
摘要: 本发明提供了一种用于为异构型多处理器系统进行计算机程序代码并行化和分区的方法。接收针对一般的多处理环境的单个源文件。对所接收到的单个源文件应用并行化分析技术。根据所应用的并行化分析技术,识别该单个源文件的并行化区域。分析数据引用模式、代码特性和存储器传送需求,以生成该程序的最优分区。将分区后的区域编译成适合的指令集体系结构,并生成单个绑定可执行文件。
-
-
公开(公告)号:CN1123930A
公开(公告)日:1996-06-05
申请号:CN95105215.2
申请日:1995-04-28
申请人: 东芝株式会社
IPC分类号: G06F9/44
CPC分类号: G06F11/3664 , G06F8/30 , G06F8/45 , G06F11/362 , G06F11/3696
摘要: 一种用以支援并行程序设计的装置,它包括用以将具有并行结构的第一并行程序转换为能被顺序执行之串行程序的串行程序设计单元;用以为串行程序排除错误并形成排除错误信息的排除错误单元;以及根据该排除错误信息,对已排除错误的串行程序进行并行程序设计,将该串行程序转换为第二并行程序的并行程序的程序设计单元。上述装置中,排除错误单元包括用以将与并行有关的信息引入串行程序的单元。
-
-
-
-
-
-
-
-
-