公开(公告)号：CN112327584A

公开(公告)日：2021-02-05

申请号：CN202011185746.6

申请日：2020-10-29

申请人： 中国科学院微电子研究所

发明人： 贺晓彬 ,  张青竹 ,  李博 ,  刘金彪 ,  张兆浩 ,  李亭亭 ,  李俊峰 ,  杨涛

IPC分类号： G03F7/30

摘要： 本发明涉及光刻工艺技术领域，具体涉及一种光刻显影的方法光刻显影的方法，包括以下步骤：在晶圆上涂敷光刻胶并对光刻胶进行曝光；然后对晶圆进行显影；控制晶圆旋转，并对显影处理后的晶圆进行冲洗；将冲洗处理后的晶圆甩干；其中，在冲洗过程中，晶圆在预设时间内在第一转速和第二转速之间交替变化。将晶圆的转速进行了分段式交替变化，避免冲水过程中，晶圆的过高转速对光刻胶表面造成的损伤。

公开(公告)号：CN111916398A

公开(公告)日：2020-11-10

申请号：CN202010627473.X

申请日：2020-07-01

申请人： 中国科学院微电子研究所

发明人： 李永亮 ,  李俊杰 ,  程晓红 ,  张青竹 ,  王文武

IPC分类号： H01L21/8234 ,  H01L29/06

摘要： 本发明公开一种半导体器件的制造方法，涉及半导体技术领域，用于抑制寄生沟道和源漏的漏电问题，提高半导体器件的性能。所述半导体器件的制造方法包括：提供一衬底。衬底上形成有若干鳍状结构，每一鳍状结构至少包括连接部、以及位于连接部上的半导体部。在相邻鳍状结构之间的沟槽内形成第一浅槽隔离层，第一浅槽隔离层的顶部高度小于或等于连接部的顶部高度。至少在半导体部的外周形成保护层。去除第一浅槽隔离层。氧化暴露在保护层外的连接部，形成绝缘部。绝缘部用于隔离半导体部和衬底。

公开(公告)号：CN111900162A

公开(公告)日：2020-11-06

申请号：CN202010758056.9

申请日：2020-07-31

申请人： 中国科学院微电子研究所

发明人： 顾杰 ,  殷华湘 ,  张青竹 ,  张兆浩 ,  吴振华

IPC分类号： H01L27/092 ,  H01L29/12 ,  H01L21/8238

摘要： 一种量子点器件及其制备方法。包括：衬底；形成于所述衬底上部的至少一对鳍状结构；第一隔离层，形成于所述衬底上方，且所述鳍状结构的顶部相对于所述第一隔离层露出；阵列化栅极结构，形成于所述鳍状结构和第一隔离层之上，包括N行×M列个间隔设置的栅极，M≥2，N≥1，沿着每个鳍状结构的延伸方向具有N个间隔排布的栅极，M为所述鳍状结构的个数；形成于所述阵列化栅极结构中各个栅极间隔处的侧墙阵列；以及形成于所述侧墙阵列外侧的有源区，所述有源区包括源极和漏极。本发明提供了可以兼容现有的CMOS工艺进行规模化量子器件制备的方法，降低了制备难度，并可以获得阵列化具有更高限制势的量子点结构用于量子计算。

公开(公告)号：CN111312818A

公开(公告)日：2020-06-19

申请号：CN201911112770.4

申请日：2019-11-14

申请人： 中国科学院微电子研究所

发明人： 李永亮 ,  程晓红 ,  张青竹 ,  殷华湘 ,  王文武

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明公开了一种半导体器件的制备方法，包括以下步骤：硅衬底上形成材料层；在硅衬底上形成若干第一鳍部，以及位于若干第一鳍部上的若干鳍状结构；在硅衬底上形成凹口结构；在凹口结构上形成隔离物，以将第一鳍部和硅衬底隔离；在若干第一鳍部和鳍状结构上形成牺牲栅，以及牺牲栅两侧的第一侧墙；在第一侧墙两侧的鳍状结构，或，鳍状结构和第一鳍部上刻蚀并生长源漏外延层，形成源/漏区；进行替代栅处理，形成半导体器件；在形成第一鳍部和鳍状结构以后，在硅衬底上形成了凹口结构，并且，在凹口结构内形成有隔离物，能够将由Ge等高迁移率材料制备的鳍状结构，与硅衬底进行隔离；可以在保持高性能的条件下降低漏电流，改善器件特性。

公开(公告)号：CN111162120A

公开(公告)日：2020-05-15

申请号：CN201911382949.1

申请日：2019-12-27

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  张青竹 ,  张兆浩

IPC分类号： H01L29/51 ,  H01L27/108 ,  H01L21/8242

摘要： 本发明公开一种存储器件、存储器及其制作方法、电子设备和芯片，涉及存储器技术领域，以延长存储器件数据保存时长，从而提高存储器件的存储能力。所述存储器件包括衬底以及形成在衬底上的负电容晶体管以及与负电容晶体管电连接的电容。所述存储器包括上述技术方案所提的存储器件。本发明提供的存储器件用于电子设备中。

公开(公告)号：CN110938434A

公开(公告)日：2020-03-31

申请号：CN201911234819.3

申请日：2019-12-05

申请人： 中国科学院微电子研究所

发明人： 李俊杰 ,  周娜 ,  李永亮 ,  王桂磊 ,  张青竹 ,  杨涛 ,  殷华湘 ,  李俊峰 ,  王文武

IPC分类号： C09K13/00 ,  H01L21/311

摘要： 本发明涉及一种内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法，属于半导体技术领域，解决了现有技术中保留凹槽内的侧墙材料以及硅和顶部硬掩膜等材料高选择比无法兼得的问题。用于刻蚀纳米线器件内侧墙的气体，包括CH2F2、CH4、O2和Ar，各组分的比例为1:1:1:2～1:1:1:5，刻蚀过程中上射频功率为100～1000W，下射频功率为10～80W；下电极功率为0～60W，基座温度为-20～90℃。纳米线器件的制备方法，包括如下步骤：在衬底上外延叠层和硬掩模；横向刻蚀SiGe层，形成预定长度的填充空隙；沉积内侧墙材料；刻蚀去除填充空隙之外的内侧墙材料，形成内侧墙。本发明既能保留凹槽内的侧墙材料，又能实现硅和顶部硬掩膜等材料的高选择比。

公开(公告)号：CN110752155A

公开(公告)日：2020-02-04

申请号：CN201911032062.X

申请日：2019-10-28

申请人： 中国科学院微电子研究所

发明人： 李永亮 ,  程晓红 ,  张青竹 ,  殷华湘 ,  王文武

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 本发明公开了一种鳍状结构的制备方法，包括以下步骤：提供衬底，并在衬底上形成若干鳍；在若干鳍之间沉积浅槽隔离；并对浅槽隔离依次进行第一平坦化处理和第一腐蚀处理；对若干鳍进行第二腐蚀处理；在已形成的结构上填充材料层，并对材料层进行回刻处理；高选择比去除浅槽隔离顶部的残余物，并去除第二腐蚀处理区域内的材料层；在第二腐蚀处理区域内外延生长高迁移率材料，形成导入结构；并对导入结构进行第二平坦化处理；对浅槽隔离进行第三腐蚀处理，形成鳍状结构。本发明提供的鳍状结构的制备方法，不会在外延生长高迁移率材料时，形成相应的“颗粒缺陷”，也不会对外延生长的效率和质量产生影响。本发明还提供一种半导体器件的制备方法。

公开(公告)号：CN110620151A

公开(公告)日：2019-12-27

申请号：CN201910780831.8

申请日：2019-08-22

申请人： 中国科学院微电子研究所

发明人： 张兆浩 ,  张青竹 ,  蔡豫威 ,  殷华湘

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L29/423 ,  H01L21/28 ,  H01L21/8238 ,  H01L21/8252 ,  H01L21/336

摘要： 本发明提出了应变技术增强负电容器件的结构及制作方法和电子设备，包括：形成在所述负电容器件中的沟道；形成在沟道上方的层间介电层；形成在所述层间介电层上方的负电容材料层；形成在所述负电容材料层上方的阻挡层；形成在所述阻挡层上方的高应力MG层。本发明公开的技术方案通过高应变HKMG能提高铁电材料的自发极化强度，降低铁电材料的阻尼系数，从而在厚度≤5nm的铁电材料中实现较强的铁电性，提高NC-FET的工作截止频率。同时通过阻挡层的引入，有效降低了HK应变调节过程中材料成分改变对铁电材料的影响，为实现3nm及以下节点超陡亚阈值斜率器件奠定理论与关键技术基础。

公开(公告)号：CN105428361B

公开(公告)日：2019-02-01

申请号：CN201410484407.6

申请日：2014-09-19

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  杨红 ,  张青竹 ,  徐秋霞

IPC分类号： H01L27/092 ,  H01L29/423 ,  H01L21/28 ,  H01L21/8238

摘要： 一种CMOS器件，包括多个NMOS和多个PMOS，每个NMOS以及每个PMOS均包括在衬底上的由栅极绝缘层和栅极金属层构成的栅极堆叠、衬底中栅极堆叠两侧的源漏区、以及栅极堆叠下方的沟道区，其中，每个NMOS的栅极金属层包括第一阻挡层、NMOS功函数调节层、第二阻挡层、以及填充层，每个PMOS的栅极金属层包括第一阻挡层、PMOS功函数调节层、NMOS功函数调节层、第二阻挡层以及填充层，并且NMOS栅极金属层中的第一阻挡层与PMOS栅极金属层中的第一阻挡层含有掺杂离子以用于微调功函数。依照本发明的半导体器件及其制造方法，利用牺牲层向阻挡层扩散杂质，有效提高了阈值电压调节精度，利于提高器件整体性能。

公开(公告)号：CN108565218A

公开(公告)日：2018-09-21

申请号：CN201711343603.1

申请日：2017-12-14

申请人： 中国科学院微电子研究所

发明人： 张青竹 ,  殷华湘 ,  张兆浩 ,  李俊杰 ,  徐忍忍

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/423

摘要： 本发明提供了一种环栅纳米线场效应晶体管及其制备方法。该制备方法包括以下步骤：S1，在衬底上形成鳍结构；S2，将鳍结构形成与衬底隔离的第一鳍体，第一鳍体由沿长度方向顺次连接的第一区域、第二区域和第三区域组成；S3，使第一鳍体中的第二区域部分氧化，以将第二区域形成纳米线结构以及包裹纳米线结构的氧化层，去除氧化层以使纳米线结构裸露；S4，绕纳米线结构的外周形成栅堆叠结构，以及，制备方法还包括以下步骤：在第一区域和第三区域中形成源/漏极，源/漏极与纳米线结构的两端连接。上述制备方法提高了器件的栅控能力，降低了器件的漏电流，减小了器件的源漏寄生电阻，且提高了器件可靠性。