公开(公告)号：CN115295416A

公开(公告)日：2022-11-04

申请号：CN202210809638.4

申请日：2022-07-11

申请人： 中国科学院微电子研究所 ,  北方集成电路技术创新中心(北京)有限公司

发明人： 殷华湘 ,  张青竹 ,  姚佳欣 ,  曹磊

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  B82Y40/00

摘要： 本发明涉及一种抑制沟道漏电的堆叠纳米片CMOS GAA‑FET中的制备方法，通过在衬底上表面分别通过沉积掺杂薄膜，在PMOS与NMOS区域分别形成N型介质掺杂区和P型介质掺杂区；在后继CMOS GAA‑FET集成制造工艺中，通过P型和N型掺杂氧化物有选择性的进行GP扩散掺杂以抑制GAA‑FET中亚fin(sub‑fin)寄生沟道漏电的制造方法。该制造方法从而可以形成表面高浓度的余误差掺杂分布，并且抑制常规GP高能量离子注入所带来的表面损伤和颗粒沾污。

公开(公告)号：CN114927555A

公开(公告)日：2022-08-19

申请号：CN202210339342.0

申请日：2022-04-01

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  曹磊 ,  张青竹 ,  姚佳欣

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  B82Y40/00

摘要： 本发明涉及一种半导体器件及其制备方法，衬底；纳米片堆栈部，其设置在所述衬底上；其中，所述纳米片堆栈部包括：多个纳米片形成的叠层，所述纳米片由半导体材料形成；所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕于所述纳米堆栈部周围；源漏区；绝缘介质隔离层，设置于纳米片堆栈部全部沟道区和部分源漏区的底部衬底中。本发明通过集成工艺在GAA晶体管全部沟道区和部分源漏区底部形成绝缘介质隔离，降低或抑制GAA晶体管源漏之间的寄生衬底或Fin沟道漏电。

公开(公告)号：CN113540246A

公开(公告)日：2021-10-22

申请号：CN202110647763.5

申请日：2021-06-10

申请人： 中国科学院微电子研究所

发明人： 张青竹 ,  殷华湘 ,  张兆浩 ,  曹磊 ,  李永亮 ,  李俊杰 ,  顾杰 ,  姚佳欣 ,  田佳佳 ,  张静 ,  王文武 ,  屠海令

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/28 ,  H01L21/336 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

摘要： 本发明涉及一种堆叠纳米线/片器件及其制备方法、一种半导体器件，所述堆叠纳米线/片器件，其特征在于：包括：衬底；纳米线/片堆栈部，其设置在所述衬底上，由半导体材料形成的多个纳米线/片的叠层形成多个导电沟道；环绕式栅极，其环绕于多个纳米线/片周围；所述环绕式栅极包括界面钝化层。界面钝化层可以显著改善堆栈纳米线/片器件的界面特性，减少器件的沟道界面态，从而改善亚阈值器件亚阈值摆幅(SS)特性和漏致势垒降低(DIBL)，并可以有效减小器件的关态漏电特性。

公开(公告)号：CN113206090A

公开(公告)日：2021-08-03

申请号：CN202110300887.6

申请日：2021-03-22

申请人： 中国科学院微电子研究所

发明人： 罗彦娜 ,  殷华湘 ,  吴振华 ,  张青竹 ,  曹磊

IPC分类号： H01L27/092 ,  H01L21/8238

摘要： 本发明涉及一种CFET结构、其制备方法以及应用其的半导体器件，具体为提供基底，在基底上形成基础鳍片结构，在所示基础鳍片上形成第一堆栈部和第二堆栈部，第二堆栈部竖直地堆栈在所述第一堆栈部上；所述第一堆栈部具有至少一个I型沟道结构；所述第二堆栈部具有至少一个II型沟道结构；所述第一堆栈部中I型沟道结构的晶面方向垂直于第二堆栈部中II型沟道结构的晶面方向。形成第一环绕式栅极结构，其设置在所述I型沟道结构周围；形成第二环绕式栅极结构，其设置在所述II型沟道结构周围。与现有技术相比，本发明有益的技术效果为：本发明利用侧墙掩蔽与选择性分步刻蚀结合的方法，实现Vertical Nano‑sheet与Horizontal Nano‑sheet的垂直集成，达到同时优化NMOS与PMOS沟道晶向的目的，实现在单一晶圆上NMOS与PMOS的性能同时优化。

公开(公告)号：CN113178488A

公开(公告)日：2021-07-27

申请号：CN202110232775.1

申请日：2021-03-03

申请人： 中国科学院微电子研究所

发明人： 张青竹 ,  殷华湘 ,  曹磊 ,  张兆浩 ,  顾杰 ,  田佳佳 ,  李俊杰 ,  姚佳欣 ,  李永亮 ,  张永奎 ,  吴振华 ,  赵鸿滨 ,  罗军 ,  王文武 ,  屠海令 ,  叶甜春

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

摘要： 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。

公开(公告)号：CN118553774A

公开(公告)日：2024-08-27

申请号：CN202410749434.5

申请日：2024-06-11

申请人： 中国科学院微电子研究所

发明人： 张青竹 ,  蒋任婕 ,  桑冠荞 ,  李庆坤 ,  曹磊 ,  王鹏 ,  殷华湘

IPC分类号： H01L29/775 ,  H01L21/335 ,  H01L29/417 ,  H01L29/06

摘要： 本申请公开了一种半导体器件及其制备方法、电子设备，该半导体器件包括衬底、沟道层堆栈部、环绕式栅极、源漏功能部和第一侧墙，沟道层堆栈部形成于衬底一侧，包括多个沟道层，沟道层的长度方向垂直于衬底的厚度方向，沟道层包括沿长度方向排列的第一端、中间段和第二端；环绕式栅极沿围绕沟道层的长度方向环绕中间段；第一侧墙位于源漏功能部与环绕式栅极之间，且位于相邻沟道层的第一端之间以及相邻沟道层的第二端之间，第一侧墙包括沿长度方向排列的第一部分和第二部分，第一部分与环绕式栅极接触，第二部分与源漏功能部接触，第一部分和第二部分的材质不同。本申请提供的半导体器件内膜层间位错较小，从而有助于提升半导体器件的性能。

公开(公告)号：CN113178490B

公开(公告)日：2024-05-03

申请号：CN202110232821.8

申请日：2021-03-03

申请人： 中国科学院微电子研究所

发明人： 曹磊 ,  张青竹 ,  殷华湘 ,  张兆浩 ,  顾杰

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

摘要： 本发明涉及一种隧穿场效应晶体管及其制备方法、一种半导体器件，隧穿场效应晶体管包括：衬底；纳米片堆栈部，其设置在所述衬底上，形成多个导电沟道；纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第一半导体支撑结构的宽度小于第二半导体纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；所述环绕式栅极包括铁电层。隧穿场效应晶体管可以显著降低器件的亚阈值摆幅；同时多层堆叠的纳米片结构可以增加隧穿场效应晶体管的工作电流和栅控性能；具有支撑结构的纳米片降低了多层栅介质在纳米片间的填充要求，并可以有效增加器件的栅控性能和电流驱动能力。

公开(公告)号：CN117913120A

公开(公告)日：2024-04-19

申请号：CN202311708790.4

申请日：2023-12-13

申请人： 中国科学院微电子研究所 ,  北京知识产权运营管理有限公司

发明人： 殷华湘 ,  曹磊 ,  李庆坤 ,  张青竹

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

摘要： 本发明涉及一种空气内侧墙堆叠纳米片环栅晶体管及制备方法。空气内侧墙堆叠纳米片环栅晶体管包括：表面具有浅沟槽隔离结构的衬底；设置于所述衬底上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有侧墙；所述侧墙内部含有多个空腔。本发明具有空腔的侧墙，这样以空气替代部分固态介电材料，大幅降低了器件的寄生电容，并且工艺简单。

公开(公告)号：CN113178488B

公开(公告)日：2023-09-19

申请号：CN202110232775.1

申请日：2021-03-03

申请人： 中国科学院微电子研究所

发明人： 张青竹 ,  殷华湘 ,  曹磊 ,  张兆浩 ,  顾杰 ,  田佳佳 ,  李俊杰 ,  姚佳欣 ,  李永亮 ,  张永奎 ,  吴振华 ,  赵鸿滨 ,  罗军 ,  王文武 ,  屠海令 ,  叶甜春

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

摘要： 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。

公开(公告)号：CN116031301A

公开(公告)日：2023-04-28

申请号：CN202211490576.1

申请日：2022-11-25

申请人： 中国科学院微电子研究所

发明人： 张青竹 ,  殷华湘 ,  李恋恋 ,  姚佳欣 ,  曹磊 ,  张亚东 ,  许高博 ,  张兆浩 ,  刘阳 ,  韩燕楚

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本申请实施例提供了一种半导体器件及其制造方法，半导体器件包括衬底，设置于衬底一侧的源极，漏极和沟道结构，沟道结构位于源极和漏极之间，沟道结构包括多个纳米片形成的叠层，栅极，栅极环绕纳米片，空腔，空腔至少位于沟道结构和衬底之间，空腔由沟道结构、源极、漏极和衬底围绕形成，也就是说，沟道结构、源极和漏极下方为空腔，没有接触的膜层，构成了全浮空结构，可以大幅改善半导体器件的栅控性能，减小半导体器件亚阈值摆幅、降低漏电流和寄生电容，增加驱动电流，提高半导体器件的性能。