-
公开(公告)号：CN112383307A
公开(公告)日：2021-02-19
申请号：CN202011212875.X
申请日：2020-11-03
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号： H03M1/10
摘要： 本发明涉及集成电路技术领域，提供一种基于数据处理的模数转换装置的校准方法，所述模数转换装置为逐次逼近模数转换装置，该方法包括：步骤一：检测模数转换装置的输出信号，获得所述输出信号的DNL值；步骤二：判断所述DNL值是否满足预设条件；步骤三：若所述DNL值不满足所述预设条件，根据所述DNL值调整可调电容的电容值；其中，所述可调电容的一端与所述电容阵列连接，另一端接地；循环执行步骤一至步骤三，直至所述DNL值满足所述预设条件。本发明提供的技术方案，能够在不改变现有的电容阵列的布局的情况下对逐次逼近模数转换装置进行精确、有效地校准，从而提高逐次逼近模数转换装置在正常工作时输出信号的精度。
-
公开(公告)号：CN108259040B
公开(公告)日：2021-02-05
申请号：CN201810153781.6
申请日：2018-02-22
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明公开了一种消除电容电压系数对全差分SAR‑ADC性能影响的方法。该方法包括以下步骤：提供一种全差分SAR‑ADC，其包括多个电容，所述多个电容包括第一电容和第二电容，且所述多个电容的电压二阶系数值包括正数和负数；将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0，所述特定条件为A1K1+A2K2＝0，其中A1为第一电容的电压二阶系数，A2为第二电容的电压二阶系数，K1是第一电容的理想电容值，K2是第二电容的理想电容值。该消除电容电压系数对全差分SAR‑ADC性能影响的方法能够消除或降低电容电压系数对全差分SAR‑ADC的性能影响，降低高精度SAR‑ADC的设计瓶颈。
-
公开(公告)号：CN112596576B
公开(公告)日：2024-02-02
申请号：CN202011302615.1
申请日：2020-11-19
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号： G05F3/26
摘要： 本发明提供一种带隙基准电路，属于集成电路技术领域。所述带隙基准电路包括：电源模块，与电源端相连接，用于输出电流信号；以及误差放大模块，包括运算放大器，与所述电源模块相连接，用于对所述电流信号进行补偿，以使得所述带隙基准电路输出第一参考源电压。通过本发明提供的技术方案，采用由运算放大器构成的误差放大模块对电信号进行补偿，可以得到高精度、低温漂的带隙基准电压，且带隙基准电路的结构简单，可以适用于纯模拟电路领域中。
-
公开(公告)号：CN114281145A
公开(公告)日：2022-04-05
申请号：CN202111342508.6
申请日：2021-11-12
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号： G05F1/567
摘要： 本发明公开了一种基准电流源电路、基准电流生成方法及芯片，其中基准电流源电路包括：调整电路、电流产生电路和输出电路，调整电路和输出电路分别与电流产生电路相连，调整电路用于生成调整电压；电流产生电路用于生成正温度系数电流和负温度系数电压，并基于负温度系数电压与调整电压之间的差值生成负温度系数电流，以及根据正温度系数电流和负温度系数电流生成零温度基准电流；输出电路用于输出零温度基准电流。该电路能够有效降低基准功耗且不会增加过多电路面积。
-
公开(公告)号：CN112468151B
公开(公告)日：2022-01-14
申请号：CN202011287799.9
申请日：2020-11-17
申请人： 北京智芯微电子科技有限公司 , 南开大学 , 国网信息通信产业集团有限公司
IPC分类号： H03M1/38
摘要： 本发明涉及集成电路技术领域，提供一种DAC电容阵列，该DAC电容阵列对现有的第一电容阵列和第二电容阵列进行拆分以形成第一高段电容阵列、第一低段电容阵列、第二高段电容阵列和第二低段电容阵列；其中，第一高段电容阵列中各电容权重与第一低段电容阵列中各电容权重满足预设比例关系；第一高段电容阵列的上极板与第一低段电容阵列的上极板之间设置有第一连接开关；第二高段电容阵列中各电容权重与第二低段电容阵列中各电容权重满足所述预设比例关系；第二高段电容阵列的上极板与第二低段电容阵列的上极板之间设置有第二连接开关。本发明提供的技术方案，能够极大地缩短SAR型模数转换器在量化过程中电容电压的建立时间，有效提高其量化速度。
-
公开(公告)号：CN112332843B
公开(公告)日：2022-01-14
申请号：CN202011164059.6
申请日：2020-10-27
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
摘要： 本发明属于集成电路技术领域，提供一种电容阵列、SAR型模数转换器及电容校准方法，所述电容阵列包括低段电容阵列、高段电容阵列、缩放电容和辅助电容阵列；所述低段电容阵列中各电容的一端均连接缩放电容的一端，所述高段电容阵列中各电容的一端均连接缩放电容的另一端；所述低段电容阵列和高段电容阵列中各电容的另一端通过与该电容对应的第一多路选择开关选择接参考电压或接地；所述辅助电容阵列中各电容的一端通过与该电容对应的第二多路选择开关选择接参考电压或接地。本发明通过增加辅助电容阵列，在校准的过程中随机向主电容阵列中加入“扰动”，避免低位电容的误差向高位逐步累积，提高了对电容的校准精度。
-
公开(公告)号：CN110554855B
公开(公告)日：2021-10-12
申请号：CN201910859035.3
申请日：2019-09-11
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC分类号： G06F7/58
摘要： 本发明公开了一种真随机数发生器，该真随机数发生器包括低频时钟单元，所述低频时钟单元具有慢振荡器，该慢振荡器包括：跨阻放大器、迟滞比较器、电荷泵、跨导放大器、第一电容以及电压缓冲器。跨阻放大器包括：运算放大器、第一电阻、第二电阻、第三电阻以及第四电阻。该真随机数发生器的jitter值在低频时钟输出频率确定的情况下只与跨阻放大器的噪声电阻、噪声带宽、噪声电压增益这三个参数相关，在噪声电阻和噪声带宽在比较小的情况下，通过增大噪声电压增益得到比较大的噪声电压标准差，即可以设计出比较大的低频时钟jitter，增大随机数的性能，并且可以减少电路的功耗和面积。
-
公开(公告)号：CN112383291A
公开(公告)日：2021-02-19
申请号：CN202011248739.6
申请日：2020-11-10
申请人： 北京智芯微电子科技有限公司 , 南开大学 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
摘要： 本发明提供一种数字可控延迟链，属于集成电路技术领域。所述数字可控延迟链，包括：参考电压产生模块，用于将电源电压分压为多个参考电压；数字信号选通模块，用于从多个所述参考电压选择控制电压；时钟延迟模块，用于在所述控制电压的控制下对输入时钟进行延时。本发明提供的数字可控延迟链的时钟延迟模块基于MOS器件的背栅效应，在控制电压的控制下可实现对输入时钟的精确延时，同时具有较好的线性度。
-
公开(公告)号：CN112332843A
公开(公告)日：2021-02-05
申请号：CN202011164059.6
申请日：2020-10-27
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
摘要： 本发明属于集成电路技术领域，提供一种电容阵列、SAR型模数转换器及电容校准方法，所述电容阵列包括低段电容阵列、高段电容阵列、缩放电容和辅助电容阵列；所述低段电容阵列中各电容的一端均连接缩放电容的一端，所述高段电容阵列中各电容的一端均连接缩放电容的另一端；所述低段电容阵列和高段电容阵列中各电容的另一端通过与该电容对应的第一多路选择开关选择接参考电压或接地；所述辅助电容阵列中各电容的一端通过与该电容对应的第二多路选择开关选择接参考电压或接地。本发明通过增加辅助电容阵列，在校准的过程中随机向主电容阵列中加入“扰动”，避免低位电容的误差向高位逐步累积，提高了对电容的校准精度。
-
公开(公告)号：CN108259040A
公开(公告)日：2018-07-06
申请号：CN201810153781.6
申请日：2018-02-22
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明公开了一种消除电容电压系数对全差分SAR‑ADC性能影响的方法。该方法包括以下步骤：提供一种全差分SAR‑ADC，其包括多个电容，所述多个电容包括第一电容和第二电容，且所述多个电容的电压二阶系数值包括正数和负数；将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0，所述特定条件为A1K1+A2K2＝0，其中A1为第一电容的电压二阶系数，A2为第二电容的电压二阶系数，K1是第一电容的理想电容值，K2是第二电容的理想电容值。该消除电容电压系数对全差分SAR‑ADC性能影响的方法能够消除或降低电容电压系数对全差分SAR‑ADC的性能影响，降低高精度SAR‑ADC的设计瓶颈。
-
-
-
-
-
-
-
-
-
搜索结果
114 条记录 (耗时 0.094 秒)