用于快速唤醒芯片的电流偏置电路

    公开(公告)号:CN112462834B

    公开(公告)日:2022-05-13

    申请号:CN202011163154.4

    申请日:2020-10-27

    IPC分类号: G05F1/56

    摘要: 本发明提供一种用于快速唤醒芯片的电流偏置电路,属于集成电路技术领域。所述电流偏置电路包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路,还包括附加开关电路;所述附加开关电路设置于所述偏置电流产生电路与所述电流输出支路之间,用于在所述电流偏置电路由关断到开启的过程中瞬间拉低所述电流输出支路的工作点的电位,以快速打开所述电流输出支路输出所述偏置电流产生电路产生的偏置电流。本发明通过附加开关电路在电流偏置电路由关断到开启的过程中瞬间拉低电流输出支路的工作点的电位,从而快速打开电流输出支路将偏置电流输出,从而快速启动芯片中的各种关键电路以快速唤醒芯片,解决了芯片唤醒时间长的问题。

    降低OFDM系统峰均比的方法和装置、信号发送端与接收端

    公开(公告)号:CN112637098B

    公开(公告)日:2022-01-14

    申请号:CN202011342929.4

    申请日:2020-11-25

    IPC分类号: H04L27/26

    摘要: 本发明提供一种用于降低OFDM系统峰均比的方法和装置、信号发送端与接收端,属于通信技术领域。所述方法包括:将频域信号进行分组,对分组后的每组信号进行相位旋转以获得组频域信号,或者对频域信号进行相位旋转,对相位旋转后的信号进行分组以获得组频域信号;对组频域信号进行变换以获得组时域信号;遍历加权系数集合中的加权因子组以确定每个加权因子组对应的组时域信号的峰均比;根据每个加权因子组对应的组时域信号的峰均比选定最优加权因子组;并根据最优加权因子组对组时域信号进行合并以得到待发送信号,其中,加权系数集合中的加权因子为实数。上述方案的加权因子为实数,通过比特翻转叠加实现加权过程,搜索加权因子空间小且易于实现。

    DAC电容阵列、SAR型模数转换器及模数转换方法

    公开(公告)号:CN112468151B

    公开(公告)日:2022-01-14

    申请号:CN202011287799.9

    申请日:2020-11-17

    IPC分类号: H03M1/38

    摘要: 本发明涉及集成电路技术领域,提供一种DAC电容阵列,该DAC电容阵列对现有的第一电容阵列和第二电容阵列进行拆分以形成第一高段电容阵列、第一低段电容阵列、第二高段电容阵列和第二低段电容阵列;其中,第一高段电容阵列中各电容权重与第一低段电容阵列中各电容权重满足预设比例关系;第一高段电容阵列的上极板与第一低段电容阵列的上极板之间设置有第一连接开关;第二高段电容阵列中各电容权重与第二低段电容阵列中各电容权重满足所述预设比例关系;第二高段电容阵列的上极板与第二低段电容阵列的上极板之间设置有第二连接开关。本发明提供的技术方案,能够极大地缩短SAR型模数转换器在量化过程中电容电压的建立时间,有效提高其量化速度。

    真随机数发生器
    30.
    发明授权

    公开(公告)号:CN110554855B

    公开(公告)日:2021-10-12

    申请号:CN201910859035.3

    申请日:2019-09-11

    IPC分类号: G06F7/58

    摘要: 本发明公开了一种真随机数发生器,该真随机数发生器包括低频时钟单元,所述低频时钟单元具有慢振荡器,该慢振荡器包括:跨阻放大器、迟滞比较器、电荷泵、跨导放大器、第一电容以及电压缓冲器。跨阻放大器包括:运算放大器、第一电阻、第二电阻、第三电阻以及第四电阻。该真随机数发生器的jitter值在低频时钟输出频率确定的情况下只与跨阻放大器的噪声电阻、噪声带宽、噪声电压增益这三个参数相关,在噪声电阻和噪声带宽在比较小的情况下,通过增大噪声电压增益得到比较大的噪声电压标准差,即可以设计出比较大的低频时钟jitter,增大随机数的性能,并且可以减少电路的功耗和面积。