公开(公告)号：CN220776394U

公开(公告)日：2024-04-12

申请号：CN202321763924.8

申请日：2023-07-06

Applicant: 意法半导体有限公司 ,  意法半导体(克洛尔2)公司 ,  意法半导体国际有限公司

Inventor： O·韦伯 ,  K·J·多里 ,  P·库玛 ,  S·J·阿梅德 ,  C·勒科克 ,  P·乌拉尔

IPC: H10B10/00 ,  H01L29/423 ,  H01L29/45 ,  H01L27/092

Abstract: 本公开涉及一种半导体器件。根据本公开的半导体器件，包括：载体衬底；掩埋介电区，覆盖载体衬底；半导体膜，通过掩埋介电区与载体衬底分隔；以及NMOS晶体管和PMOS晶体管，设置在半导体膜的表面处并且耦合在一起以形成静态随机存取存储器SRAM单元，NMOS晶体管和PMOS晶体管各自包括厚度大于3纳米的栅极介电层和半导体膜中的有源区。利用本公开的实施例有利地允许在NMOS和PMOS晶体管上独立地施加逆反向偏置。

公开(公告)号：CN206877696U

公开(公告)日：2018-01-12

申请号：CN201720409517.5

申请日：2017-04-18

Applicant: 意法半导体国际有限公司

Inventor： K·J·多里 ,  V·库玛 ,  A·库玛

IPC: G11C7/08 ,  G11C11/413

CPC classification number: G11C7/12 ,  G11C7/062 ,  G11C7/08 ,  G11C7/14 ,  G11C7/227 ,  G11C11/419

Abstract: 本公开涉及一种感测放大器使能信号生成电路，包括耦合至存储器的虚拟位线的输入端。电压比较器电路将该虚拟位线上的电压与阈值电压进行比较并在该电压下降低于这个阈值电压时生成输出信号。多位计数器电路响应于该输出信号计数一个计数值。上拉电路响应于该输出信号对该虚拟位线上的该电压进行上拉。计数比较器电路将该计数值与计数阈值进行比较并在该计数值等于该计数阈值时生成感测放大器使能信号。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN215376932U

公开(公告)日：2021-12-31

申请号：CN202023063519.4

申请日：2020-12-18

Applicant: 意法半导体国际有限公司

Inventor： S·J·阿梅德 ,  K·J·多里

IPC: G11C11/412 ,  G11C11/419 ,  H01L27/11

Abstract: 本公开涉及存储器单元和存储器单元阵列。实施例公开了具有小面积和高效纵横比的SRAM布局。一种存储器单元，包括一组有源区，该有源区与一组栅极区交叠以形成成对的交叉耦合反相器。第一有源区沿第一轴线延伸。第一栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第一晶体管。第二栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第二晶体管。第二有源区沿第二轴线延伸并与第一栅极区交叠，以形成该对交叉耦合反相器的第三晶体管。第四有源区沿第三轴线延伸并与栅极区交叠，以形成读取端口的晶体管。

公开(公告)号：CN208622430U

公开(公告)日：2019-03-19

申请号：CN201821094917.2

申请日：2018-07-11

Applicant: 意法半导体国际有限公司

Inventor： K·J·多里 ,  A·帕沙克 ,  S·库马尔

IPC: G11C11/413

Abstract: 本公开涉及电子设备，并且涉及包括复制晶体管的SRAM读复用器。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子以及通过第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和通过第二控制信号偏置的控制端子。第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和偏置的控制端子，使得第一复制晶体管截止。第二复制晶体管具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和被偏置的控制端子，使得第二复制晶体管截止。(ESM)同样的发明创造已同日申请发明专利