-
公开(公告)号：CN112559441A
公开(公告)日：2021-03-26
申请号：CN202011453046.0
申请日：2020-12-11
申请人： 清华大学无锡应用技术研究院
IPC分类号： G06F15/80
摘要： 本发明涉及通信基带电路技术领域，具体公开了一种数字信号处理器的控制方法，其中，数字信号处理器包括可重构处理器、配置控制器和数据存储器，可重构处理器包括多个处理单元阵列，每个处理器单元阵列均包括多个处理单元，配置控制器包括多个配置存储器单元和多个配置控制器单元，配置存储器单元与配置控制器单元一一对应，数据存储器包括多个共享存储器，控制方法包括：初始化共享存储器和配置存储器单元；启动处理单元阵列的任务调度器；在确定处理单元阵列的任务完成后，关闭计时器打印数据；将经过处理单元阵列处理完成的数据搬运至共享存储器。本发明提供的数字信号处理器的控制方法具有高性能低功耗的优势。
-
公开(公告)号：CN110147268A
公开(公告)日：2019-08-20
申请号：CN201910307348.8
申请日：2019-04-16
申请人： 清华大学无锡应用技术研究院
IPC分类号： G06F9/46
摘要： 本发明提供了一种处理并发事务的方法、装置、并发控制系统及存储介质。该方法包括：判断并发事务集合的二维有向图是否具有环状结构，其中所述并发事务集合包括一个待提交的事务与至少一个已提交的事务，所述二维有向图的各个节点与所述并发事务集合中的各个事务一一对应，以及所述二维有向图的各个节点之间的有向边用于表示所述并发事务集合中的各个事务之间的可串行化关系；若所述二维有向图具有环状结构，放弃提交所述待提交的事务；若所述二维有向图不具有环状结构，提交所述待提交的事务。本发明实施例能够提高并发系统的性能。
-
公开(公告)号：CN108566393B
公开(公告)日：2019-04-12
申请号：CN201810336891.6
申请日：2018-04-13
申请人： 清华大学无锡应用技术研究院
IPC分类号： H04L29/06
摘要： 本发明提供了一种数据加密的方法。该方法包括：从用户系统接收封装待加密数据的数据包；解析数据包，得到数据包的包头信息；根据数据包的包头信息调度可重构电路或专用集成电路对待加密数据进行加密，得到已加密数据；以及向用户系统发送已加密数据。其中，根据数据包的包头信息调度可重构电路或专用集成电路对待加密数据进行加密包括：在数据包的包头信息满足预设条件的情况下，使用可重构电路对待加密数据进行加密；或者在数据包的包头信息不满足预设条件的情况下，使用专用集成电路对待加密数据进行加密。本发明还提供了一种数据加密的装置、系统和介质。本发明实施例能够兼顾加密灵活性与高性能的需要，提升了加密安全性。
-
公开(公告)号：CN105760784B
公开(公告)日：2018-11-16
申请号：CN201610097052.4
申请日：2016-02-22
申请人： 清华大学无锡应用技术研究院
IPC分类号： G06F21/72
摘要： 本发明公开了一种多元化配置信息压缩方法及装置，其中，该方法包括：对密码算法进行规划并生成密码算法对应的数据流图；根据数据流图的重复特性提取公因子，并确定公因子的公因子冗余度；根据可重构密码处理器硬件特性和公因子冗余度对数据流图进行子图划分；以及根据划分后的子图的结构特征信息和互联特征信息确定配置压缩方式，并通过配置压缩方式对子图所对应的可重构运算单元的配置信息和互联的配置信息进行压缩配置。该方法结合密码算法的计算特征来选择配置信息压缩方式，并基于所选择的配置信息压缩方式对配置信息进行压缩，去除冗余的配置信息，进而可提高可重构密码处理器的执行效率。
-
公开(公告)号：CN105224286B
公开(公告)日：2018-09-14
申请号：CN201510587342.2
申请日：2015-09-15
申请人： 清华大学无锡应用技术研究院
IPC分类号： G06F9/30
摘要： 本发明公开了一种用于可重构密码处理器的缓存装置，包括：数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据输入次序输出处理模块输出的FIFO数据；中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。根据本发明实施例的缓存装置可以满足密码算法所需的不同类型数据的缓存，提高并行运算能力，很好地满足分组密码算法在可重构密码处理器上的高效实现。
-
公开(公告)号：CN108345797A
公开(公告)日：2018-07-31
申请号：CN201710659429.5
申请日：2017-08-03
申请人： 清华大学无锡应用技术研究院
IPC分类号： G06F21/57
CPC分类号： G06F21/577
摘要： 本发明提供了一种处理器的检测方法。根据该检测方法，首先，判断被测处理器是否满足安全敏感条件，所述安全敏感条件包括安全敏感指令、处理器运行模式、安全敏感输入输出操作、安全敏感应用及用户自定义安全级别中的一个或多个。然后，根据判断结果对所述被测处理器进行检测，包括当所述被测处理器满足安全敏感条件时，按照第一检测方式对所述被测处理器进行检测，当所述被测处理器不满足安全敏感条件时，按照第二检测方式对所述被测处理器进行检测，其中，对于被测处理器的相同运行过程，所述第一检测方式的总检测长度大于所述第二检测方式的总检测长度。本发明还提供了一种处理器的检测装置以及一种处理器的检测系统。
-
公开(公告)号：CN108228529A
公开(公告)日：2018-06-29
申请号：CN201810072695.2
申请日：2018-01-24
申请人： 清华大学无锡应用技术研究院
IPC分类号： G06F15/78
CPC分类号： G06F15/7871
摘要： 本公开提供了一种用于配置可重构计算阵列的方法，该方法包括：确定存储体中的第一命令地址，其中，存储体为可重构计算阵列的专用存储设备，存储体存储有用于对可重构计算阵列进行配置的配置命令集合；以及控制存储体将第一命令地址处的第一配置命令发送给可重构计算阵列，其中，第一配置命令属于配置命令集合。本公开还提供了一种用于配置可重构计算阵列的系统。
-
公开(公告)号：CN107239334A
公开(公告)日：2017-10-10
申请号：CN201710398325.3
申请日：2017-05-31
申请人： 清华大学无锡应用技术研究院
CPC分类号： G06F8/445 , G06F8/433 , G06F9/4881 , G06F9/5038
摘要： 本发明实施例公开处理不规则应用的方法及装置。该方法包括：确定不规则应用的M类任务，M为正整数；并行地执行M类任务，其中，所述M类任务中的每类任务中的各个任务分别具有索引；对于M类任务中的第x类任务中的第i个任务而言，i是正整数，x是小于或者等于M的正整数：当第i个任务被执行到约定点时，暂停第i个任务，并根据第i个任务的索引确定与第i个任务对应的规则，与第i个任务对应的规则用于表示第i个任务与M类任务中的其它任务的依赖关系；根据与第i个任务对应的规则，检查第i个任务的当前状态，以便引导第i个任务的继续执行。本发明实施例能够以细粒度流水并行化的方式高效地、正确地、自动地执行不规则应用。
-
公开(公告)号：CN105553646A
公开(公告)日：2016-05-04
申请号：CN201511027417.8
申请日：2015-12-31
申请人： 清华大学无锡应用技术研究院
IPC分类号： H04L9/06
CPC分类号： Y02D50/10 , H04L9/0618
摘要： 本发明涉及一种面向分组密码算法并行计算的可重构S盒电路结构，其包括若干可配置的查找表单元，每个查找表单元内包括存储器以及输入控制电路与输出控制电路；所述存储单元的地址位宽不小于所述存储分组密码替换表的输入数据位宽，所述存储单元的数据位宽不小于所述存储分组密码替换表的输出数据位宽，存储单元的并行地址端口数量不小于分组密码替换表的展开轮数且存储单元内存储器的数量不小于每轮替换中并行操作次数，以满足利用所述分组密码替换表执行相应的分组加密时的全展开访问并发度需求。本发明配置灵活，可并行处理数据，有效提高运算速度快，能实现多种分组密码，减少存储器数量和电路实现面积。
-
公开(公告)号：CN104484627A
公开(公告)日：2015-04-01
申请号：CN201410854494.X
申请日：2014-12-31
申请人： 清华大学无锡应用技术研究院
IPC分类号： G06F21/76
CPC分类号： G06F21/76
摘要： 本发明涉及一种面向可重构阵列架构的随机化抗故障攻击措施的设计方法，包括如下步骤：步骤一、提供可重构阵列架构，得到加密算法的具体映射数据流图；步骤二、给定开销比例约束条件以及抗故障攻击能力；步骤三、计算执行加密算法时的开销；步骤四、确定加密算法中的敏感点分布、时间搜索范围以及空间搜索范围；步骤五、给定时间随机度以及空间随机度，确定相对应的敏感点分布以及时间搜索范围与空间搜索范围；步骤六、计算抗故障攻击能力并匹配给定的抗故障攻击能力；步骤七、确定实际额外开销比例，调整给定时间随机度以及空间随机度，以匹配给定的开销比例约束条件。本发明能为随机化抗故障攻击措施的设计提供依据，能有效提高安全性。
-
-
-
-
-
-
-
-
-
搜索结果
398 条记录 (耗时 0.062 秒)
