-
公开(公告)号：CN108563590A
公开(公告)日：2018-09-21
申请号：CN201810684179.5
申请日：2018-06-28
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司南京供电分公司
摘要： 本发明提供了一种基于片上FLASH存储器的OTP控制器和控制方法。该OTP控制器包括：通信总线模块，处理器通过该通信总线模块用于对片上FLASH存储器和OTP控制器进行数据读写；总线协议转换模块，其与所述通信总线模块进行通信，将该通信总线模块的总线协议转换为片上FLASH存储器的读写总线协议；读写状态控制模块，其与所述总线协议转换模块进行通信，用于控制所述片上FLASH存储器的读写状态；以及OTP接口，其与所述总线协议转换模块以及所述片上FLASH存储器进行通信，用于OTP数据在OTP控制器与片上FLASH存储器的存储单元之间的传输。本发明的OTP控制器能够对FLASH存储器进行一次性编程的数据读写，并能够保护OTP数据不被改写。
-
公开(公告)号：CN114689955A
公开(公告)日：2022-07-01
申请号：CN202011566708.5
申请日：2020-12-25
申请人： 北京智芯微电子科技有限公司 , 西安电子科技大学 , 北京芯可鉴科技有限公司
摘要： 本发明公开了一种用于测试MCU静电放电防护性能的电路及方法，该电路通过在MCU的外围电路中加入ESD干扰信号源，并接入待测试的MCU；然后利用直流电压信号驱动待测试MCU产生无ESD干扰信号的输出波形；获取ESD干扰信号源的参数，并得到ESD干扰信号；将直流电压信号和ESD干扰信号进行共同作用于待测试的MCU，得到有ESD干扰信号的输出波形；将无ESD干扰信号的输出波形和有ESD干扰信号的输出波形进行对比分析，以完成待测试MCU的静电放电防护性能测试评估。本发明提供的测试MCU静电放电防护性能的电路，克服了现有技术中在MCU启动后外围电路无法测试MCU在启动后的ESD干扰的问题，可用于对具有稳定静电放电防护性能的MCU的测试筛选，从而提高集成电路的稳定性。
-
公开(公告)号：CN108009454B
公开(公告)日：2020-09-08
申请号：CN201711076975.2
申请日：2017-11-06
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC分类号： G06K7/10
摘要： 本发明公开了一种低功耗解码的方法及装置，其中，该方法包括：根据预设的上电频率确定第一计数值，第一计数值为在Tari阶段采集的计数值，上电频率不小于500kHz；根据第一计数值确定RTcal阶段的采样频率，并以采样频率执行解码操作；根据上电频率与采样频率之间的差别对第二计数值进行误差补偿，第二计数值为在RTcal阶段采集的计数值。该方法的上电频率远远小于传统值，可以大大降低功耗；之后以该上电频率确定Tari阶段的计数值后调整工作频率，在保证正常解码的同时使得计数值最小，从而在较低的工作频率完成解码功能。
-
公开(公告)号：CN104768190B
公开(公告)日：2018-08-17
申请号：CN201510233006.8
申请日：2015-05-08
申请人： 北京智芯微电子科技有限公司 , 国家电网公司 , 国网信息通信产业集团有限公司 , 国网辽宁省电力有限公司电力科学研究院
摘要： 本发明公开了一种基于LTE230的中频信号处理装置和方法，其中，该方法装置：下行信号处理单元，下行信号处理单元包括下行一级信号处理单元和下行二级信号处理单元；下行一级信号处理单元包括：M个下行一级混频器、下行半带滤波器，M为大于等于1的正整数；下行二级信号处理单元包括：下行二级混频器、下行CIC滤波器、下行低通滤波器；M个下行一级混频器依次通过下行半带滤波器、下行二级混频器、下行CIC滤波器与下行低通滤波器相连。本发明的基于LTE230的中频信号处理装置和方法，可同时处理的子带数远超公网应用中的子带数；而且在最窄25KHz的子带带宽能提供优异的邻频抑制能力。
-
公开(公告)号：CN108984945B
公开(公告)日：2023-06-23
申请号：CN201810877425.9
申请日：2018-08-03
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC分类号： G06F30/398
摘要： 本发明公开了一种基于多核心联合仿真被验证设计的仿真验证平台，包括具有以下结构中的至少一种结构：数字逻辑仿真工具和算法仿真工具分时联合仿真验证平台结构、数字逻辑仿真工具和算法仿真工具同时联合仿真验证平台结构、数字逻辑仿真工具和硬件原型平台联合仿真验证平台结构以及硬件原型平台作和算法仿真工具借助DSP联合仿真验证平台结构。本发明的基于多核心联合仿真被验证设计的仿真验证平台能够联合使用三类仿真验证工具，能够更好的提升定位问题的精准度、功能/算法的覆盖率、执行仿真的速度，大大提升了仿真效率。
-
公开(公告)号：CN108984945A
公开(公告)日：2018-12-11
申请号：CN201810877425.9
申请日：2018-08-03
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC分类号： G06F17/50
摘要： 本发明公开了一种基于多核心联合仿真被验证设计的仿真验证平台，包括具有以下结构中的至少一种结构：数字逻辑仿真工具和算法仿真工具分时联合仿真验证平台结构、数字逻辑仿真工具和算法仿真工具同时联合仿真验证平台结构、数字逻辑仿真工具和硬件原型平台联合仿真验证平台结构以及硬件原型平台作和算法仿真工具借助DSP联合仿真验证平台结构。本发明的基于多核心联合仿真被验证设计的仿真验证平台能够联合使用三类仿真验证工具，能够更好的提升定位问题的精准度、功能/算法的覆盖率、执行仿真的速度，大大提升了仿真效率。
-
公开(公告)号：CN108009454A
公开(公告)日：2018-05-08
申请号：CN201711076975.2
申请日：2017-11-06
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC分类号： G06K7/10
摘要： 本发明公开了一种低功耗解码的方法及装置，其中，该方法包括：根据预设的上电频率确定第一计数值，第一计数值为在Tari阶段采集的计数值，上电频率不小于500kHz；根据第一计数值确定RTcal阶段的采样频率，并以采样频率执行解码操作；根据上电频率与采样频率之间的差别对第二计数值进行误差补偿，第二计数值为在RTcal阶段采集的计数值。该方法的上电频率远远小于传统值，可以大大降低功耗；之后以该上电频率确定Tari阶段的计数值后调整工作频率，在保证正常解码的同时使得计数值最小，从而在较低的工作频率完成解码功能。
-
公开(公告)号：CN107644003A
公开(公告)日：2018-01-30
申请号：CN201710905589.3
申请日：2017-09-29
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC分类号： G06F15/78
摘要： 本发明涉及一种主控芯片的运算协处理模块，包括：模数转换电路、运算模块以及控制器；所述模数转换电路与传感器相连接，用于采集所述传感器的信号，将采集后的信号进行模数转换，并发送所述转换后的数据；所述运算模块分别与所述模数转换电路以及所述控制器相连接，所述运算模块用于在接收到的待运算的数据之后，对所述接收的待运算的数据进行预设的运算，并将运算后的数据发送给控制器；所述控制器用于将接收到的数据写入主控芯片的存储器中。本发明提供的主控芯片的运算协处理模块，可以极大提高运算效率并且节约成本。
-
公开(公告)号：CN115360295B
公开(公告)日：2023-01-31
申请号：CN202211292154.3
申请日：2022-10-21
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安交通大学
摘要： 本申请涉及磁传感器领域，提供一种基于长方体硅基通孔的三维磁传感器及其制造方法。所述基于长方体硅基通孔的三维磁传感器，包括长方体硅基底和三个薄膜磁阻单元，三个薄膜磁阻单元分别形成于长方体硅基底的三个相邻面的表面，三个薄膜磁阻单元通过长方体硅基底内部的硅通孔导线相互连接，所述硅通孔导线从长方体硅基底的三个相邻面垂直延伸到长方体硅基底内部进行连通；三个薄膜磁阻单元均设置有金属电极，所述硅通孔导线与三个薄膜磁阻单元的金属电极形成为一体。本申请本申请通过硅通孔导线实现三个薄膜磁阻单元的电气互联，集成度高、可靠性强，同时充分利用垂直空间实现高密度三维磁传感器的集成，体积小、功耗低。
-
公开(公告)号：CN115360295A
公开(公告)日：2022-11-18
申请号：CN202211292154.3
申请日：2022-10-21
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安交通大学
摘要： 本申请涉及磁传感器领域，提供一种基于长方体硅基通孔的三维磁传感器及其制造方法。所述基于长方体硅基通孔的三维磁传感器，包括长方体硅基底和三个薄膜磁阻单元，三个薄膜磁阻单元分别形成于长方体硅基底的三个相邻面的表面，三个薄膜磁阻单元通过长方体硅基底内部的硅通孔导线相互连接，所述硅通孔导线从长方体硅基底的三个相邻面垂直延伸到长方体硅基底内部进行连通；三个薄膜磁阻单元均设置有金属电极，所述硅通孔导线与三个薄膜磁阻单元的金属电极形成为一体。本申请本申请通过硅通孔导线实现三个薄膜磁阻单元的电气互联，集成度高、可靠性强，同时充分利用垂直空间实现高密度三维磁传感器的集成，体积小、功耗低。
-
-
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.135 秒)