公开(公告)号：CN102074378A

公开(公告)日：2011-05-25

申请号：CN201110049506.8

申请日：2011-03-02

Applicant: 复旦大学

Inventor： 丁士进 ,  朱宝

IPC: H01G9/042 ,  H01G9/15

CPC classification number: Y02E60/13

Abstract: 本发明属于固态电容技术领域，具体涉及一种固态超级电容的制备方法。本发明首先采用化学镀方法制备高密度金属银纳米晶阵列；然后以该银纳米晶为催化剂，通过金属辅助刻蚀工艺在重掺杂的低阻硅片上形成密度高、深宽比大和十分有序的深槽结构，最后以此深槽结构作为模板，在深槽表面依次制备绝缘介质层、种子金属层和上电极，得固态超级电容。本发明工艺简单，成本低廉，不易损坏而且可以大批量生产。

公开(公告)号：CN111882017B

公开(公告)日：2024-01-23

申请号：CN202010618775.0

申请日：2020-06-30

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: G06K19/077 ,  H01G11/08 ,  H01G11/84 ,  B82Y40/00

Abstract: 本发明公开一种RFID芯片与超级电容三维集成系统及其制备方法。该RFID芯片与超级电容三维集成系统包括：硅衬底(200)；RFID芯片其位于所述硅衬底(200)背面，位置与所述RFID芯片(201)相对应，但不相互接触；硅通孔结构，其贯穿所述硅衬底(200)，位于所述RFID芯片(201)的两侧；其中，所述RFID芯片(201)的芯片正电极(2021)和芯片负电极(2022)分别通过两侧的所述硅通孔结构与所述超级电容的电容接触正电极(2131)和电容接触负电极(2132)电气连通；封装基板218，其与所述电容接触正电极(2131)和所述电容接触负电极(2132)电气连接。(201)，其位于所述硅衬底(200)正面；超级电容，

公开(公告)号：CN113035810B

公开(公告)日：2022-11-25

申请号：CN202110241338.6

申请日：2021-03-04

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈琳 ,  朱宝 ,  孙清清 ,  张卫

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/48

Abstract: 本发明提供了一种硅通孔结构，包括硅衬底间隔设有若干通孔；隔离介质，设于硅衬底的上表面、硅衬底的下表面和若干通孔的内侧面；扩散阻挡层，位于若干通孔内，扩散阻挡层设于所述隔离介质；第一籽晶层，设于所述扩散阻挡层；导电层，设于所述第一籽晶层；所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层依次层叠将若干所述通孔填充，相邻的若干所述通孔之间开设有上下贯通的中空部，由于若干个硅通孔结构是相互并联连接的，所以当一个硅通孔结构出现损坏时，仍然可实现电连接，从而增加了硅通孔结构的可靠性，更优的，相邻的通孔之间开设有上下贯通的中空部，有利于硅通孔结构的散热。另外，本发明还提供了封装结构及其制造方法。

公开(公告)号：CN113161360B

公开(公告)日：2022-11-01

申请号：CN202110448993.9

申请日：2021-04-25

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈琳 ,  朱宝 ,  孙清清 ,  张卫

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11531

Abstract: 本发明提供了一种半浮栅存储器的制造工艺，包括：提供衬底；在衬底的上表面生成具有第一U型槽结构的半浮栅阱区，第一U型槽结构的底部与衬底接触设置；在半浮栅阱区上生成第一栅介质层；在第一栅介质层处向衬底方向开设第二U型槽结构延伸至半浮栅阱区，第二U型槽结构与第一U型槽结构间隔设置；在第一栅介质层和第二U型槽结构表面生成浮栅，浮栅覆盖第一栅介质层，且填充第一U形槽结构和第二U型槽结构，浮栅与半浮栅阱区在第二U型槽处连接构成二极管结构，本发明通过构筑U型槽结构形成半浮栅晶体管的沟道区域和二极管区域，来增大集成密度，提高电荷写入速度，同时可以大面积生产与现有制造工艺兼容。另外，本发明还提供了半浮栅存储器。

公开(公告)号：CN112151503B

公开(公告)日：2022-10-25

申请号：CN202010825082.9

申请日：2020-08-17

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L23/528 ,  H01L23/532 ,  H01L23/367 ,  H01L23/373 ,  H01L21/768

Abstract: 本发明公开一种石墨烯/铜复合互连结构及其制造方法。该石墨烯/铜复合互连结构包括：底部沟槽，形成在绝缘介质(200)内，内部填充底层铜互连线(201)；通孔，贯穿第一刻蚀终止层(202)和第一绝缘介质层(203)所构成的第一介质叠层，通孔内填充有石墨烯(204)；顶部沟槽，贯穿第二刻蚀终止层(205)和第二绝缘介质层(206)所构成的第二介质叠层，内部填充有顶层铜互连线；介质覆盖层(210)，覆盖上述结构的上表面，其中，所述石墨烯(204)的上下表面分别与顶层铜互连线和底层铜互连线(201)相接触。本发明通过石墨烯连通各层金属连线，能够有效降低电阻率，提高散热性能。

公开(公告)号：CN112018079B

公开(公告)日：2022-10-25

申请号：CN202010747376.4

申请日：2020-07-29

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明公开一种铜互连结构及其制备方法。该铜互连结构包括：自下而上依次包括铜金属线(200)、第一刻蚀终止层(201)、第一介质层(202)、第二刻蚀终止层(203)和第二介质层(204)；通孔/沟槽结构，两者垂直相连通，贯穿第一刻蚀终止层(201)、第一介质层(202)、第二刻蚀终止层(203)和第二介质层(204)，其中，沟槽位于通孔上方；AlN/Al2O3叠层薄膜(206)，阻挡层(207)和铜薄膜(208)，其中，AlN/Al2O3叠层薄膜(206)形成在通孔和所述沟槽的侧壁，且不与通孔底部相接触；阻挡层(207)覆盖AlN/Al2O3叠层薄膜(206)并覆盖通孔底部的铜金属线(200)的表面；铜薄膜(208)完全填充通孔/沟槽内部；铜扩散覆盖层(209)，覆盖铜互连结构的上表面。

公开(公告)号：CN112908992B

公开(公告)日：2022-10-21

申请号：CN202110106356.3

申请日：2021-01-26

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈琳 ,  朱宝 ,  孙清清 ,  张卫

IPC: H01L27/08 ,  H01L21/822

Abstract: 本发明提供了一种三维集成结构。包括第一纳米电容和第二纳米电容，第二纳米电容包括绝缘衬底、第二底部金属电极层和第二顶部金属电极层，绝缘衬底设于第一顶部金属电极层，绝缘衬底间隔设有若干第一容纳槽，第一容纳槽的底端设有显露出第一顶部金属电极层的开口，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，第二纳米电容采用绝缘衬底制成，由于自身的绝缘属性，第二底部金属电极层可直接设置在绝缘衬底，减少了加工工艺，并且第二底部金属电极层通过开口与第一顶部金属电极层直接连接，使加工工艺更加简单，缩短了制备集成结构的时间。另外，本发明还提供了三维集成结构的制造方法。

公开(公告)号：CN112652620B

公开(公告)日：2022-09-13

申请号：CN202011527813.8

申请日：2020-12-22

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L27/08 ,  H01L21/822

Abstract: 本发明提供了一种三维集成结构,包括：壳体，上下设置的第一纳米电容和第二纳米电容，所述壳体具有二个间隔设置第一通孔；导电组件，分别通过二个所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。本发明通过将电组件，分别通过二个所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接，实现了第一纳米电容和第二纳米电容并联设置，增大了电容密度，提高了电容的整体性能。另外，本发明还提供了三维集成结构的制造方法。

公开(公告)号：CN112435984B

公开(公告)日：2022-09-06

申请号：CN202011329627.3

申请日：2020-11-24

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 本发明提供了一种半导体衬底，包括相对的第一衬底表面和第二衬底表面，贯通所述第一衬底表面和所述第二衬底表面的通孔结构，以及堆叠设置的第一隔离层和电感层。所述半导体衬底的通孔结构内表面开设有凹陷部，能够增加所述通孔结构的比表面积，所述凹陷部的内表面与所述通孔结构的内表面相接以形成连续内表面，且所述第一隔离层覆盖所述连续内表面以及所述电感层填充所述凹陷部，有利于通过提高所述电感层的截面积来增加电感值，同时也便于通过改变所述通孔结构的结构以及所述凹陷部的深宽比来调节所述电感值，从而扩大应用范围。本发明还提供了所述半导体衬底的制备方法以及包括所述半导体衬底的电子元器件。

公开(公告)号：CN112466846B

公开(公告)日：2022-08-23

申请号：CN202011329699.8

申请日：2020-11-24

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L23/528 ,  H01L23/367 ,  H01L23/373 ,  H01L21/768

Abstract: 本发明提供了一种TSV结构及其制备方法，所述TSV结构包括：衬底结构；通孔结构，所述通孔结构设置在所述衬底结构内部并上下贯穿所述衬底结构；嵌入层，所述嵌入层设置在所述通孔结构内壁并插入所述衬底结构内部；化合物层，所述化合物层设置在所述通孔结构内壁，所述化合物层与所述嵌入层的接触部位设置有反应生成层；金属互连结构，所述金属互连结构设置在所述通孔结构内壁；其中，所述金属互连结构顶端设置有顶部金属接触层，所述金属互连结构底端设置有底部金属接触层，本发明的TSV结构不仅能够实现芯片之间的快速互连，而且具有良好的散热效果，有效提高了TSV结构的性能。