公开(公告)号：CN113434115A

公开(公告)日：2021-09-24

申请号：CN202110828951.8

申请日：2021-07-22

Applicant: 无锡江南计算技术研究所

Inventor： 刘骁 ,  杨瑒 ,  王谛 ,  吴铁彬 ,  周建毅 ,  赵冠一 ,  周玉瀚

IPC: G06F7/60 ,  G06F7/483 ,  G06F7/575

Abstract: 本发明为一种浮点数尾数域余数运算电路及方法，包括乘法余数码运算电路和取反结果余数运算电路，乘法余数码运算电路包括两个第一输入组件、一个模乘法器及一层或多层第一模加器组件。取反结果余数运算电路包括一个第二输入组件、一个模减法器及一层或多层第二模加器组件。本发明的优点是：基于算法的推导，采取等效位移再划分的方式，解决了浮点乘法不能直接利用模运算中乘法分配律的问题，极大优化了尾数乘法、减法带来的面积开销；采取等效模减运算优化了取非运算在模运算带来的面积开销。

公开(公告)号：CN110727401B

公开(公告)日：2021-03-02

申请号：CN201910846714.7

申请日：2019-09-09

Applicant: 无锡江南计算技术研究所

Inventor： 高剑刚 ,  石嵩 ,  吕晖 ,  宁永波 ,  严忻恺 ,  吴铁彬 ,  刘骁

IPC: G06F3/06

Abstract: 一种访存系统，计算机体系结构与处理器微结构设计技术领域。系统包括存储控制器和存储器；存储器为由两组存储颗粒构成的128位存储器，每组存储颗粒为64位；存储控制器包括用户接口、第一控制通路CCH0、第二控制通路CCH1、第一数据通路DCH0和第二数据通路DCH1；用户接口用于接收上层访存请求并将其分发至第一控制通路CCH0、第二控制通路CCH1、第一数据通路DCH0和第二数据通路DCH1，之后负责收集响应并返回；在单通道模式下，第一控制通路CCH0或第二控制通路CCH1用于同时管理第一数据通路DCH0和第二数据通路DCH1；在双通道模式下，第一控制通路CCH0和第二控制通路CCH1分别管理第一数据通路DCH0和第二数据通路DCH1。本发明能灵活配置成支持高可靠的应用场景和高带宽的应用场景。